Делитель частоты с переменным коэфициентом деления Советский патент 1976 года по МПК H03K23/00 G06F7/52 

1

Изобретение относится к вычислительпой технике и может быть использовано в цифровой и цифро-аналоговой аппаратуре различного назначения, в качестве делителя частоты импульсов, либо как кодо-импульсное делительное устройство.

Известны устройства для деления частоты с переменным коэффициентом де.чеяня, в которых применяется схема дешифрации кода счетчика, являющаяся более сложной, чем схема сравнения, и нерегулярной по структуре 1.

Известны делители частоты с переменным коэффицие}1том деления, содержащее задающее устройство и каскад деления, состоящий из счетной декады, формирующего блока и элемента PI 2.

Однако увеличение разрядности коэффициента деления этого устройства связано с изменением (усложнением) схемы детектора, а используемая начальная установка кода в счетных декадах не позволяет непосредственно следить за нрощедщим в определенном цикле деления количеством импульсов делимой частоты.

С целью расширения функциональных возможностей в предлагаемое устройство введены элемент временной задержки и дополнительные каскады деления, причем в каждый и каскадов деления введены элемент сравнения, один из входов которого подключен к выходу задающего устройства, второй вход- к кодово.му выходу счетной декады, а выход- к одному из входов элемента М. и триггер, нулевой вход которого соединен с выходом формирующего блока, выход которого подключен к входу счетной декады, единичный в.ход - с выходом элемента И, а выход триггера каждого, кроме первого, каскада деления соединен с вторым входом элемента И, предыдущего каскада деления, при этом выход элемента временной задержки подключен к входу формирующего блока первого каскада деления, вход - к выходу триггера первого каскада деления, а счетные декады всех каскадов деления соединены последовательно.

На чертеже представлена электрическая структурная схема делителя частоты с переменным коэффициентом деления.

Делитель содержит счетные декады 1 - г, элементы сравнения 2 - /, задающее устройство 3, элементы И 4 - /. триггеры 5 - /.элемент 6 временной задержки, формирующие блоки 7 - /. (где / 1, 2, . . . , п: а п - количество десятичных разрядов коэффициента деления.

Входом делителя является вход счетной декады 1 - 1, импульсный выход счетной декады 1 - г связан с входом счетной декады

+ 1, кодовый - с входом элемента сравнения 2 - г, другой вход которого соединен с г-ым выходом задающего устройства, а выход - с первым входом элемента «И 4 - /, подключенного вторым входом к выходу триГгера 5 - I- 1, либо (в случае i п к логиче1ской единице и связанного выходом с единичным входом триггера 5--i, нричем выход триггера 5 - 1 является выходом делителя частоты и соединен через элемент временной задержки с входом формирующего блока 7 - 1, а выход формирующего блока 7 -- ( соединен с входом формирующего блока 7--i-f H- 1 и с входами установки нуля счетной декады 1 - и триггера 5 - I.

Устройство работает следующим образом.

В исходном состоянии все счетные декады и триггеры об)1улены.

При постунлении на вход делителя импульсов делимой частоты их количество фиксируется в двоично-десятичном коде в соединенных последовательно счетных декадах 1 -- 1, 1 - 2, ... 1 - п. Элемент сравнения 2 - п срабатыюает в момент совпадения декады старшего разряда коэффициента деления, поступающего с лг-го выхода задающего устройства, с содержимым счетной декады 1 - п, при этом сигнал с его выхода через элемент «И --п устанавливает тригер 5 - п в единичное состояние, подготовив этим элемент 4--/i 1 к нролускапию сигнала с элемента сравнения 2 - п - 1 на триггер 5 - п - 1.

В дальнейшем работа каскадов делителя протекает аналогично до полного совпадения количества пришедших им пульсов с коэффициептом деления К. В момент этого совладения триггер 5 - 1 устана вливается в единичное состояние, и на выходе делителя появляется импульс, длительность которого определяется временем срабатывания элемента

временной задерж-ки, сбрасывающей далее все элементы памяти делителя через формирующие блоки 7 - 1В исходное состояние. С / + 1-го импульса весь цикл работы делителя иовторится.

Ф о р .1 у л а и 3 обре т е н и я

Делитель частоты с иеременным коэффициентом деления, содержащи задающее устройство и каскад деления, состоящий из счегной декады, формирующего блока и элемента И, о т л и ч а ю щ и и с я те.м, что, с целью рьсширеиия функциональных возможностей, в него введены элемент временной задержки и дополнительные каскады деления, причем в каждый из упомянутых каскадов деления введены элеме гг сравнения, один из входов которого нодключен к выходу задаюнтего устройства, второй вход -- к кодовому выходу счетно11 декады, а выход - к од}юму из входов элемента И, и тр1пчер, нуленоГ вход которого соединен с выходо М формирующего блока, выход которого иодключеи ко входу счетной декады, единичный вход - с выходом элемента И, а выход триггера каждого, первого, каскада деления соединен со вторы.м входом э.те.мента И предыд щего каскада деления, нри этом выход элемента вре.менной задержки иодклктчеп ко входу формирующего б;1ока первого каскада деления, вход - к выходу триггера первого каскада деления, а счетные декады всех каскадов де.1СИИЯ соединены носледовательно.

Источники информации, принятые во внимание при экспертизе изобретения:

1.Авт. св. ДГо 445162 кл Н ОЗК 23/04 от 1972 г.

2..Лвт. св. .Чо 311268 кл G 06F 7/52 от

)71 (прОТОТИТ е) .

Выход

SbixoS -©

Г