Счетчик по модулю 4 Советский патент 1976 года по МПК H03K23/02 

нулевой выход последнего 5-трнггера соединен с первым входом вентиля записи единицы первого Л5-триггера. Каждый / -триггер сдвигающего регистра имеет по одному вентилю записи единицы и нуля. Счетный вход 3 устройства соединен с входами вентилей намяти коммутационного триггера и с вторыми входами вентилей записи нуля и единицы / 5-триггеров сдвигающего регистра. Третьи входы вентнлей записи нуля и единицы нечетных / б-триггеров регистра соединена с одним из ВВ1ХОДОВ коммутационного триггера, а третьи входы вентилей записи нуля и единицы четных / i-триггеров регистра соединены с другим выходом коммутационного l Sтриггера. Входы вентилей заниси единицы плеча коммутационного триггера, выход которого соединен с третьими входами вентилей заннсн нуля и единицы нечетных триггеров регистра, соединены нонарно с разноименными выходами каждого нечетного триггера и смежного старшего четного триггера регистра, а входы вентилей заниси нуля плеча коммутационного триггера, выход которого соединен с входами вентилей заниси нуля и единицы четных триггеров регистра, соединены нопарно с разноименными выходами каждого четного триггера н смежного старшего нечетного триггера сдвнгающего регнстра и попарно с одноименными выходами последнего и первого триггеров сдвигающего регистра.

Счетчик но модулю 4/V работает следующим образом.

Прн ностунлении счетного импульса переключается только один КЗ-триггер регистра, выбор которого определяется состоянием нредыдущего / 5-триггера (или последнего - для первого jRS-триггера) и коммутационного 5-триггера. После окончания счетного импульса коммутационный триггер переключается в новое состояние, в соответствии с новым состоянием сдвигающего регнстра, осуществляя «перехват состояния. Счетчик осуществляет счет по модулю 4N в циклическом коде с увеличением от О до 2Л и носледующем уменьшении от 2N до О количества единиц в изображении чисел от О до 4yV.

Формула изобретения

Счетчик по модулю 4УУ в логическом базисе «И-ИЛИ-НЕ (где , 2, 3 ...), содер5 жаший коммутационный ;У 5-триггер с 2N вентилями заниси единицы, 2N вентилями записи нуля и двумя вентилями памяти, но одному в каждом плече, и двухтактный сдвигающий регистр с основными и всномогательными RSQ триггерами, в котором единичный выход последнего 5-триггера соединен с первым входом вентиля заниси нуля первого У 5-триггера, а нулевой выход носледнего jRS-триггера соединен с первым входом вентиля записи

5 единицы первого У 5-триггера, причем счетный вход счетчика соединен с входами вентилей памяти кол1мутационного 5-триггера п с вторыми входами вентилей записи нуля и единицы / 5-триггеров регистра, отличающийся

0 тем, что, с целью упрощения устройства, входы вентилей заниси единицы плеча коммутационного / 5-триггера, выход которого соединен с третьими входами вентилей заниси нуля и единицы, нечетных триггеров сдвигающего регистра, соединены попарно с разноименными выходами каждого нечетного триггера и смежного старшего четного триггера сдвигающего регистра, а входы вентилей записн нуля нлеча коммутационного / 5-триг0 гера, выход которого соединен с третьими входами вентнлей записи нуля и единицы четных триггеров сдвигающего регистра, соединены нопарно с разноименными выходами каладого четного триггера и смежного старшего нечетного триггера сдвигающего регистра и нонарно с одноименными выходами последнего и первого триггеров сдвигающего регистра.

0 Источники информации, прнпятые во вппмание нри экспертизе.

1. 3. Л. Рабинович. Элементарные онераннн в вычислительных машинах. Киев, «Техника, 1966, стр. 129-131.

5 2. М. А. Карцев. Арифметика цифровых мащин. М., «Наука, 1969, стр. 243-247 (нрототип).

IV