Логарифмический преобразователь Советский патент 1976 года по МПК G06G7/24 

аналоговый преобразователь 5, сумматор 6, масштабный усилитель 7. блок сравнения 8, ключи 9 и 10 и блок управ.1енни 11. Делитель 1 имеет п ступеней ослабления, коэффнниент нерелачн делителя 1 выбран равным А-.,0) где I , 2 . . . п - номер ступени ослабления делителя 1; т 1 - постоянная величина, равная отношению величин ослабления соседних ступеней делителя 1. Коэффициент передачи масштабного усилителя 4 выбран равным (я- l)0gan где а - основание логарифма амплитудной характеристики блока логарифмирования 2; b - основание логарифма результируюодей амплитудной характеристики логарифмического преобразователя. Коэффициент передачи масштабного усилителя 7 выбран равным /С, log.a.(3) Блок управления 11 имеет п устойчивых состояний. Делитель 1 делит входной сигнал /7 так, что сигнал Ll на его выходе равен Блок логарифмирования 2 логарифмирует сигнал Ub в результате амплитуда сигнала i/z на его выходе связана с амплитудой сигнала Ui соотношением .H(l + log, где EU, Un - величины амнлитуд выходного и входного сигналов блока 2, соответствуюш,ие началу логарифмической характеристики. Блок стабилизации амплитуды 3 поддерживает амплитуду сигнала Us на своем выходе постоянной и равной U,,,,E,(n-l)log,m(6) Усилитель 4 усиливает сигнал t/з, в результате амплитуда сигнала на его выходе равна ,« „ log« - Цифроаналоговый преобразователь 5 преобразует сигнал Us в ступенчатый сигнал f/rv амплитуда которого равна U,,,E(i-l)og,,,,(8) где г 1, 2, ... и - номер ступени сигнала L/sСумматор 6 складывает сигналы U. U-,, L/r,. при этом амнлитуда сигнала на его выходе с учетом уравнения (4) принимает вид 6е,„ -Е„ + og, (/ 1) + + „ - „ -f „ (/ - 1) - nfl+log,-)log,/;(9) / Усилитель 7 усиливает сигнал U так, что амплитуда сигнала Е на его выходе равна „ fl+log,)(10) (п / Включение требуемой ступени ослабления хО,елителя 1 и формирование требуемой стунени сигнала ба обеспечивается сигналами с выходов блока управления 11. Блок сравнения 8 сравнивает амнлитуду сигнала f/j с пороговыми значениями Un и mUii, которые заданы в блоке 8. При вынолненин условия ,(11) блок 8 вырабатывает импульсы на входе ключа 9. Каждый из импульсов проходит через ключ 9 и переключает блок управления И в состояние, которому соответствует включение следующей меньшей ступени ослабления делителя 1 и следующей меньшей ступени сигнала УЗ. При этом сигнал f/i увеличивается в т раз, а сигнал U-y уменьшается на величину ,, logn т. Аналогичные переключения происходят пока не окажется выполненным условие ,,,mU,,(12) при котором блок сравнения 8 не вырабатывает импульсы и никаких переключений не происходит. При включении ступени наименьшего ослабления делителя 1 ключ 9 закрывается и отключает блок 8 от блока 11, предохраняя логарифмический преобразователь от циклического переключения при выполнении условия (11). В этом состоянии логарифмический преобразователь находится до тех пор, пока не окажется выполненным условие U.,(13) при котором блок 8 вырабатывает импульсы на входе ключа 10. Каждый из импульсов проходит через ключ 10 и переключает блок 11 в состояние, которому соответствует включение следующей большей ступени ослабления делителя и формирование следующей большей ступени сигнала t/s- При этом сигнал Ll уменьшается в т раз, а амплитуда сигнала уве.тичивается на величину fn logo m. Аналогичные переключения происходят, пока не окажется выполненным условие (12). При включении ступени наибольшего ослабления делителя 1 ключ 10 закрывается и от