Переключатель Советский патент 1976 года по МПК H03K17/60 

динеиия по входу. Включение буферного усилителя и резистора приводит, соответственно, к увеличению быстродействия и напряжения па затворе ключевого МОП-транзистора до напряжения источника питания.

Схема переключателя представлена на чертеже.

Переключатель содержит ключевой МОПтрапзистор /, затвор которого через резистор 2 соединен с отрицательным полюсом источника постоянного напряжения 3, буферный усилитель 4, выход которого нодключен к затвору ключевого транзистора, а вход - к средней точке последовательпо-соединенных пагрузочного МОП-транзистора 5 и управляющего МОП-транзистора 6, управление которым осуществляется инвертором, выполненным на транзисторах 7 и 5, причем параллельно транзистору 8 включен транзистор 9, затвор которого соединен с отрицательным полюсом источника постоянного напряжения 3, а вход инвертора подключен к средней точке последовательно-соединенных МОП-резисторов 10 и //. Дополнительный МОП-транзистор 12 включен между управляющим входом 13 и положительным полюсом источника напряжения 14, причем затвор его подсоединен к выходу инвертора.

Аналоговый сигнал подается на входную клемму 15 и снимается с выходной клеммы 16.

Переключатель работает следующим образом.

При низком уровне управляющего сигнала напряжение на выходе инвертора будет ниже порогового.

, Управляющий МОП-транзистор 6 закрыт и буферный усилитель передает на затвор ключевого транзистора / запирающее напряжение, близкое к напряжению источника 14.

Если на выходе биполярной ТТЛ схемы, подсоединенной к управляющему входу переключателя, устанавливается высокий уровень сигнала, то в результате действия дополнительного транзистора 12, управление проводимостью которого осуществляется с помощью выходного напряжения инвертора, на управляющем входе установится напряжение где f/igbix - высокий уровень напряжения на выходе ТТЛ схемы до подсоединения к управляющему входу.

В результате этого повышается наден ность работы схемы при значительных изменениях выходного напряжепия ДТЛ или ТТЛ схем, положительного напряжепия источника питания и порогового напряжения.

Положительное напряжение fyj-p через открытый управляющий транзистор 6 подается на буферный усилитель, работающий в режиме ипверсии напряжения.

Перезаряд входной емкости ключевого транзистора будет происходить через открытый выходной транзистор буферного усилителя, уменьщая при этом время включения ключевого МОП-транзистора.

В статическом состоянии к затвору ключевого транзистора через резистор 2 будет приложено напряжение, близкое к напряжению источника 3, что приводит к значительному уменьщению сопротивления канала открытого ключевого транзистора, уменьщая тем самым коэффициент нелинейных искажений в заданном диапазоне коммутируемых сигналов.

Формула изобретения

Переключатель, содержащий ключевой МОП-транзистор и схему управления, выполненную на инверторе, вход которого подсоединен к средней точке двух последовательно соединенных МОП-резисторов, включенных между отрицательным полюсом источника постоянного напряжения и управляющим входом, а выход подключен к затвору управляющего МОП-транзистора, исток которого подключен к управляющему входу переключателя, отличающийся тем, что, с целью расщирения функциональных возможностей, повыщения быстродействия и надежности, в него введены дополнительный МОПтранзистор, исток которого подключен к управляющему входу переключателя, а сток - к источнику положительного напряжения, причем затвор этого транзистора подсоединен к выходу инвертора схемы управления, буферный усилитель, выполненный на инверторе с динамической положительной обратной связью по напряжению, выход которого подключен к затвору ключевого МОП-транзистора, а вход - к стоку управляющего МОП-транзистора, резистор, который включен между отрицательным полюсом напряжения питания и выходом буферного усилителя.