Программное задающее устройство Советский патент 1977 года по МПК G05B19/406 G05B19/418 G05B19/18 

(54) ПРОГРАММНОЕ ЗАДАЮЩЕЕ УСТРОЙСТВО

Цель изобретения - расширение области применения устройства.

Эта цель достигается тем, что в предложенное устройство введены последовательно соединенные блок памяти, вход и выход которого подключены к выходу элемента ИЛИ и входу коммутатора соответственно, и третья схема сравнения, вход которой подсоединен к выходу блока ввода программы, а выход - ко входам третьего и четвертого элементов И. Выход четвертого элемента И соединен со входом коммутатора, а выход распределителя импульсов - со входом счетчика импульсов.

Функциональная схема устройства приведена на чертеже.

Устройство состоит из декадного счетчика импульсов 1, коммутатора 2, блока ввода программы 3, задатчика времени 4, первой 5 и второй 6 схем сравнения, распределителя импульсов 7, блока памяти 8, третьей схемы сравнения 9, триггера 10, элементов И 11-13, элемента ИЛИ 14 и элемента И 15.

Устройство работает следующим образом.

При совпадении на схеме сравнения 6 времени, поступающего с электронных часов задатчика 4, с временем начала цикла зондирования, установленным на пульте блока 3, эта схема вьщает импульс начала зондирования. Этот импульс поступает на коммутатор 2 и триггер 10. При этом начальная частота зондирования, предварительно установленная на пульте блока 3, через коммутатор 2 записывается в счетчик 1, а триггер 10 открьшает элемент ИИ. Импульсы, следующие с периодом смены частот, с задатчика 4 через элемент И 11 записьшают единицу в распределитель 7. Эта единица прогоняется по распределителю импульсами тактовой частоты с задатчика 4. Импульсы с выхода распределителя поступают на вход счетчика 1 и перестраивают его с выбранным щагом перестройки. На каждой частоте сигнал,принятый приемником 1€ оценивается анализатором 17. Схема сравнения 6 сравнивает конечную частоту зондирования, установленную на пульте блока 3, с частотой, поступающей со счетчика 1. При совпадении этих частот схема вьщает импульс, который опрокидьшает триггер 10, элемент ИИ закрывается и перестройка частоты счетчиком 1 прекращается, а триггер 10 открывает элементы И12, 13 и 15. После этого на пульте блока 3 устанавливают начальную и конечную частоты диапазона анализа, определенного по результатам зондирования. Эти частоты сравниваются на схеме сравнения 9 выбора частоты с рабочей частотой, записанной в первом адресе блока памяти 8 (частоты в блоке памяти записаны в порядке возрастания их номиналов). Если частота, записанная по первому адресу блока памяти 8, не попадает в диапазон анализа, установленный на пульте блока 3, схема 9 закрьшает элементы И 12 и 15 и открывает элемент И 13. При этом адресный вход блока памяти через элемент ИЛИ 14, элемент И 13, подключается к

тактовой цепи задатчика 4. Блок памяти опрашивается с тактовой частотой до тех пор, пока очередная рабочая частота не попадает в диапазон анализа.

После этого схема 9 открывает элементы И 12,

15 и закрьтает элемент И 13. При этом рабочая частота через коммутатор 2 записьшается в счетчик 1, в адресньш вход блока памяти 8 отключается от тактовой цепи задатчика 4 и подключается к

анализатору 17.

По окончании анализа на этой частоте анализатор 17 вьщает импульс, который через элемент И 13 и элемент ИЛИ 14 поступает на адресный вход блока памяти 8, и в счетчик 1 записьтается следующая рабочая частота и производится ее анализ.

Этот процесс продолжается до тех пор, пока очередная рабочая частота не выйдет из диапазона анализа. Как только это произойдет, схема 9 закрывает элементы И 12, 15 и открьтает элемент И 13, а схема сравнения 6 опрокидьшает триггер 10, который закрьшает элементы И 12, 13 и 15. После этого на пульте блока ввода программы 3 устанавливается новый диапазон анализа, и процесс повторяется.

Предложенное устройство осуществляет поиск свободных каналов связи непосредственно на рабочих частотах данной линии связи, что сокращает время поиска свободного канала, а, следовательно, повыщает эффективность всей системы связи.

Формула изобретения

Программное задающее устройство, содержащее блок ввода программы, выходы которого подключены ко входам коммутатора, первой схемы сравнения, другой вход которой через счетчик импульсов подключен к выходу коммутатора, и входу второй схемы сравнения, другой вход которой соединен с выходом задатчика времени, а выход - с одним из входов коммутатора и триггера, выход первой схемы сравнения подключен к другому входу триггера, выходы которого соединены с первыми входами элементов И, вторые входы первого и второго элементов И подключешл к выходам задатчика времени, соединенного с рашределителем импульсов, выходы второго и третьего элементов И подсоединены ко входу элемента ИЛИ, отличающееся тем, что, с целью расцшрения области применения устройства, в него введены последовательно соединенные блок памяти, вход и выход которого подключены к выходу элемента ИЛИ к входу коммзтатора соответственно, и третья схема сравнения, вход которой подсоединен к выходу блока ввода программы, а выход - ко входам третьего и четвертого элементов И, выход четвертого элемента И соединен со входом коммутатора а

выход распределителя импульсов - со входом счетчика импульсов.

Источники информации, принятые во внимание при экспертизе изобретения:

1.Авторское свидетельство СССР № 429417, М.кл. G 05 В 19/18, 1972 г.

2.Авторское свидетельство СССР № 520565, М. кл. G05B 19/18, 1974г.