Декодирующее устройство системы передачи дискретной информации Советский патент 1977 года по МПК H03M13/51 

этом выход сумматора цо модулю два через схему запрета подсоединен к входу первого ключа, выход которого одновременно подключен к управляющим входам коммутатора и формирователя служебных команд; выход дачика комбинаций через второй ключ подсоединен к второму входу блока промежуточных регистров, причем выход третьего ключа одновременно подсоединен к входам опроса ком мутатора и формирователя служебных команд а выход блока промежуточных регистров явл ется выходом декодирующего устройства. На чертеже представлена функциональная схема декодирующего устройства системы передачи дискретной информации. Предлагаемое устройство содержит накопитель стираний 1, подключенный к запрещающему входу схемы запрета 2, последовательно включенные первый ключ 3, датчик комбинаций 4, блок кодирования 5 и сумматор 6 по модулю два, ко второму входу которого подключен выход накопителя кодовой комбинации 7, а выход первого клю ча 3 одновременно подсоединен к управляющим входам второго 8 и третьего 9 ключей а также последовательно включенные формирователь служебных команд 10, коммутатор 11 и блок 12 промежуточных регистров, при этом выход сумматора 6 по модулю два через схему запрета 2 подсоединен к входу первого ключа 3, выход которого одновреме но подключен к управляющим входам коммутатора 11 и формирователя 1О служебных команд; выход датчика комбинаций 4 через второй ключ 8 подсоединен к второму входу блока 12 промежуточных регистров, причем выход третьего ключа 9 одновременно подсоединен к входам опроса коммутатора 11 и формирователя 10 служебных команд, а выход блока 12 промежуточных регистров является выходом декодирующего устройства Устройство работает следующим образом Принятая комбинация записывается в накопитель 7 кодовой комбинации, из которого затем до 2 раз выдается для сравнения на первый вход сумматора 6 по модулю два. На другой вход сумматора 6 подаются все комбинации ( И, k ) - кода, формируемые с помощью датчика 4 комбинаций и блока 5 кодирования. Результат сравнения с выхода сумматора 6 по модулю два поступает на вход схемы запрета 2, на запрещающий вход которой подается последовательность, записанная в накопителе 1 стираний, чем обеспечивается запрещение выдачи результата сравнения для ненадежных элементов проверяемой комбинации. Если при сравнении надежных элементов произойдет хотя бы одно несовпадение, то сигнал поступит на управляющий вход первого ключа 3 и закроет его. Это соответствует случаю, когда принятая комбинация не оказалась отождествленной с генерируемой в данный момент комбинацией (-n,k ) - кода. При этом устройство переходит к новому циклу проверки, для чего ключ -3 устанавливается в исходное (открытое) состояние и начинается генерация очередной комбинации (n,k ) - кода и ее сравнение с принятой комбинацией. Если при сравнении все надежные элементы принятой комбинации совпадут с соответствующими элементами генерируемой комбинации, то сигнал на управляющем входе ключа 3 будет отсутствовать и ключ останется в открытом состоянии. В этом случае сигнал опроса в конце цикла проверки пройдет через открытий ключ 3 и поступит на управляющие входы ключей 8 и 9 и вход датчика 4. Второй ключ 8 откроется, третий ключ 9 закроется, а датчик 4 в качестве очередной сформирует комбинацию, аналогичную предыдущей. Эта комбинация (с ней произощло отождествление принятой комбинации) через открытый ключ 8 поступает в блок 12 промежуточных регистров. Одновременно выдается сигнал, сигнализирующий о выдаче комбинации, в коммутатор 11 и формирователь 1О. Коммутатор 11 обеспечивает запись комбинации в блок 12 промежуточных регистров на отведенное для нее место, а формирователь 10 подсчитывает число комбинаций, принятых без ощибок в передаваемом блоке из щ комбинаций. Если ощибка будет обнаруживаться при всех циклах проверки, то сигнал на выходе ключа 3 будет отсутствовать и ключ 9 останется открытым. Сигнал опроса, подаваемый после окончания всех циклов проверки, пройдет через ключ 9 и поступит в коммутатор 11 и формирователь 10, сигнализируя о наличии в комбинации неисправляемой ощибки. Коммутатор 11 и формирователь 10 фиксируют номер неправильно принятых комбинаций. В формирователе 1О формируются сигналы, соответствующие номерам комбинаций, принятых с ошибкой. Эти сигналы с его выхода передаются по обратному каналу, обеспечивая повторную передачу искаженных комбинаций. Эти комбинации вновь повторяются. Передача ощибочно принимаемых комбинаций цовторяется до тех пор, пока не будет зафиксирован их правильный прием и не будут заполнены все m промежуточных регистров блока 12. При этом в формирователь 10, который подсчитывает число импульсов достоверных комбинаций, поступает ровно У импульсов и он вырабатывает команду подтверждения правильного приема, которая через коммутатор 11 переводит всю группу комбинаций из блока 12 промежуточных регистров на исполнение