Функциональный преобразователь кода в частоту Советский патент 1977 года по МПК G06F17/10 

тоты. Причем первый выход триггера соединен с первым входом первого элемента И, подключенного вторым входом к первому выходу коммутатора частот, второй выход триггера соединен с первыми входами второго и третьего элементов И, вторые входы которых подключены соответственно к первому выходу блока памяти и второму выходу коммутатора частот, входы которого соединены со вторым и третьим выходами блока памяти и шиной соответствующего разряда входного кода, а выходы первого и второ го элементов И подключены ко входам допол нительного элемента ИЛИ, соединенного выходом со вторым входом основного элемента ИЛИ с суммирующим входом частотно-импуль ного вычитающего блока, выход которого под ключен к счетному входу двоичного умножите ля, соединенного цифровыми входами коммута тора кодов, а вычитающий вход - к выходу третьего элемента И. Ка чертеже изображена блок-схема устройств Преобразователь состоит из коммутатора 1 кода, дешифратора 2, блока 3 сравнения кодов, счетчика 4, блока памяти 5, триггера 6, коммутатора частот 7, элементов И 8-10 элемента ИЛИ 11, частотно-импульсного вычитающего блока 12, двоичного умножителя 13 и элемента ИЛИ 14. Старшие разряды a-(i n-i,n-2,.-., n-tn) входNv Ea.;2 , образующие код N, ного кода UO - OJ подключены к дешифратору 2, управляющему блоком памяти 5, Разряд n-cm+i) входного кода подключен к коммутаторам 1 и 7. Младшие разряды - П-(nnt 3,),...,2,1,0, образующие код N/-N-j;j , подключены к коммутатору кода 1. При О(п-( коммутатора 1 снимается код N-ij-Nx . обратный коду , при a,-,(, + , - прямой кoдN)i-NJ. Код, снимаемый с коммутатора 1, поступает на вход блока сравнения кодов 3 и двоичного умножителя 13. Другой вход блока сравнения о соединен с выходом счетчика импульсов 4, на счетный вход которого подаются импульсы опорной частоть; FO , Число разрядов счетчика равно n-(fD-f--(). Выход блока сравнения 3 и шины переполнения счетчика 4 соответственно подключены к установочным входам триггера 6. Нулевой 0.) и единичный выход Q тригге ра 6 подключены соответственно к элементам И 8-10, ко вторым входам которых соответственно подключены частоты FIJ с вы хода блока памяти 5 и частоты Fg, и F с выходов коммутатора 7 частот Foj и Fgj , подаваемых на его входы с блока памяти 5 Выходы элементов И 8 и 9 через элемент ИЛИ 11 связаны с суммирующим входом вычитающего блока 12, а выход элемента И 10 - с вычитающим входом блока 12, подключенного своим выходом ко входу двоичного умножителя 13. Выходы умножителя 13 и элементы ИЛИ 11 соединены со входами элемента ИЛИ 14, выход которого является выходом преобразователя. Работает функциональный преобразователь следующим образом. В соответствии со старшими разрядами кода NO , определяющего номер участка N21 котором нахоаппроксимации I i o-i 121 дится значение входного кода NX . дешифратор 2 выбирает в блоке 5 необходимые частоты FOJ ; Fg-j и F-f , моделируюшие ординаты YQJ , Yji подключает их ко входам коммутатора частот 7 и элемента И 9. ЕслиНо «N , тор--а(,-0 и на входы блока сравнения 3 и двоичного умножителя 13 поступает код . , а на входы элемента И 8 и 10 - частотьТ F 2j , коммутация которьгх осуществляется коммутаторами 1 и 7, управляемыми сигналом р - а n-(mtO В течение каждого отрезка времени, равногосчетчик 4 формирует линейпо-изменяющийся код N(t) I который через отрезок времени t- сравнивается в блоке сравнения 3 с кодом N.j - Nj. При этом триггер 6, на который поступают импульсы переполнения с выхода счетчика 4 и импульсы, появляющиеся на выходе блока 3 в момент равенства кодов, фор мирует на единичном и нулевом выходах последовательность прямоугольных импульсов скважности Q -. X т AN -Q :-;-X XT Образуемые сигналы Q и 1-Qj. управляют частотой следования импульсов, поступающих на входы элементов И 8-1О так, что средние значения частоты следования импульсов на их выходах соответственно равны FQJ Q, FijQxH P2j() Образуемая на элементе ИЛИ 11 сумма РОЗQ:X + () ° тупает на суммирующий вход вычитающего блока 12, а частота Fai (l-Qy) - на его вычитающий вход. Частота Poj9 jCi-(l)-F,,j(l-Q J хода блока 12 умножается посредство двоичного умножителя 13 на код Nij Частота с выхода умножителя 13 сум ся на элементе ИЛИ. 14 с частотой с да элемента ИЛИ 11 и на выходе ИЛИ образуется результирующая частота (7 jN,j-N N2j-Nx)p ( x(Nx-No,)(N2j-Nx)p (ДМх)2 (Nx-NopCN ;j-Nx) )2 Если S N и N,: . TO результирую частота на выходе устройства, работаю аналогично предыдущему случаю, будет Р .(Nx-N,j)(Naj-Nx)p Z2CANx)°:) /NX-NOJ)(№J-N,) (ANx)2 (NX-NOJ)(,P 2 Данные зависимости описывают кус квадратичную аппроксимирующую функц которая более точно приближается к за ной функции, чем кусочно-линейная, ре мая в прототипе. Формула изобретен Функциональный преобразователь ко частоту, содержащий дешифратор, подкл ный входами к шинам старших разрядо ного кода и соединенный выходами со дами блока памяти, двоичный умножите соединенный выходом с первым входом новного элемента ИЛИ, выход которог ключен к выходу преобразователя, отличающийся тем, что, с целью повыщения точности, в него дополнительно введены коммутатор частот, счетчик , блок сравнения кодов, триггер, частотно-импульсный вычитающий блок, элементы И и ИЛИ и коммутатор кодов, входы которого связаны с шинами младших разрядов вхошшго кода, а выходы подключены к первым входам блока сравнения кодов, соединенного вторыми входами с выходами счетчика и подключенного выходом к первому входу триггера, второй вход которого соединен с выходом переполнения счетчика, счетный вход которого связан с входом опорной частоты, причем первь/й выход триггера соед1шен с первым входом первого элемента И, подключенного вторым входом .к первому выходу коммутатора частот, второй выход триггера соединен с первыми входами второго и третьего элементов И, вторые входы которых подключе- НЫ соответственно к первому выходу блока памяти и второ :у выходу коммутатора частот, входы которого соединены со вторым и третьим выходами блока памяти и шиной соответствующего разряда входного кода, а выходы первого и второго элементов И подключснь; ко входам дополнительного элемента ИЛИ, соединенного выходом со вторым входом основного элемента ИЛИ и суммирующим входом частотно-импульсного вычитающего блока, выход которого подключен к счетному входу, двоичного умножителя, соединенного цифровыми входами с выходом коммутатора кодов, а вычитающий вход - к выходу третьего элемента И. Источники информации, принятые во внимание при экспертизе: 1.Авторское свидетельство СССР №425182, Д.Ки1 G 06 F 15/34 от 07.06. 1972 г. 2.Потапкин В. К. Функциональный преобразователь частоты в код, Приборы и системы управления, 1971 г., .Ь 4, стр. 28 (прототип).