Устройство для определения параметра условного математического ожидания Советский патент 1977 года по МПК G06F17/18 

1

Изобретение относится к области специализированных средств вычислительной и измерительной техники и может быть использовано в системах автоматического управления, контроля и радиоэлектронных приборах.

Известны устройства для обработки информации и анализа статистических данных, например устройства для определения условного математического ожидания l .

Однако такие устройства обладают недостаточным быстродействием при использовании в системах контроля.

Известно устройство для определения параметра условного математического ожидания, содержащее блок формирования условного случайного процесса, первый и второй входы которого являются входами устройства, третий вход соединен с первым выходом блока управления, четвертый - с выходом цифроаналогового преобразователя, первый выход блока формирования случайного процесса подключен к первому входу блока управления, второй вход которого является третьим входом устройства, четвертый вход которого подключен к первому входу блока

сравнения, управляющий вход которого соединен со вторым выходом блока управления, третий выход которого подключен к управляющему входу цифроаналогового преобразователя, а четвертый - к управляющему входу сумматора, первый информационный вход которого подключен к выходу блока сравнения, а выход - ко входу цифроаналогового преобразователя 2.

Однако, например, для достоверного определения чувствительности приемника необходимо до ста щагов поиска параметра. Это увеличивает время контроля одного параметра (чувствительности приемника) до 5ОО-1000 сек, что является недопустимо больщим временем, так как часто 1О мин отводится на контроль всего объекта, насчитывающего более сотни параметров.

Целью изобретения является повышение быстродействия устройства.

Это достигается тем, что в устройство вводят интегратор и сдвигающий регистр, вход которого соединен с пятым выходом блока управления, а выход подключен ко второму информационному входу сумматора, вход интегратора соединен со вторым выходом блока формирования случайного процесса, а выход - со вторым входом блока срав нения. Повышение быстродействия устройства соответствует резкому уменьшению числа шагов поиска благодаря переходу на двоичный поиск (метод половинного деления), ко торый оптимален по быстродействию: обеспе чивает на каждом шаге поиска максимальное приращение информации о значении иско мого параметра. Переход на двоичный поиск обеспечивается применением сдвигающего регистра. На чертеже приведена функциональная схема предлагаемого устройства. Устройство содержит блок 1 формирования условного случайного процесса у/х ; первый и второй входы блока 1 соединены с первым и вторым входами устройства, а первый выход блока 1-е блоком управления 2, который управляет работой всего устройства. Блок управления 2 содержит, например, блок 3 распределения, первый вход которого соединен с первым выходом блока 1 формирования условного случайного процесса, делитель частоты 4, вход которо го соединен с первым выходом блока 3 рас пределения, а выход - со Вторым входом блока 3 распределения и с единичным входом триггера 5. Нулевой вход триггера 5 соединен с третьим входом устройства и вторым выходом блока 3, а выход - с управляющим входом блока 1 формирования условного случайного процесса. Второй вход блока 1 формированияусяовногоспучайного процесса соединенчерезинтегратор 6спервым входом блока сравнения 7, второй вход которого соединен с четвертым входом уст ройства (А). Выход блока 7 сравнения сое динен с управляющим входом сумматора 8, первый вход которого соединен с выходом сдвигающего регистра 9, а выход - со вхо дом цифроаналогового преобразователя 10. Выход преобразователя 1О соединен с выходом устройства и с четвертым входом блока 1 формирования условного случайного процесса. Третий, четвертый, пятый и шестой выходы блока 3 распределения соединены соответственно с управляющим входом блока 7 сравнения, входом сдвигающего регистра 9, третьим входом сумматора 8 и вторым входом цифроаналогового преобразователя 10. Работает устройство следующим образо На первые входы устройства поданы случайные процессы yC-t) и ч (t) соответственно, а на выходе цифроаналогового преоб разователя 10 установлен опорный сигнал X - первое значение искомого парамета условного случайного процесса. По коанде с третьего входа устройства начинатся первый цикл работы: триггер 5 перерасывается и отрьюает блок 1 формироваия условного случайного процесса. В моменты равенства случайного процесса х(t) опорному значению х, блок 1 вьщает условный случайный сигнал у/х на интегратор 6 и синхронизирующий импульс в блок 3 распределения. Делитель частсиуы 4 на п определяет число выборок условного случайного сигнала у/х в интегратор 6, необходимое для оценки условного математического ожидания Nfly/x). После прихода на делитель частоты 4 п. импульсов с него выдается сигнал, который перебрасывает триггер 5 и запирает блок 1 формирования условногх случайного процесса. Этот же сигнал с делителя частоты поступает на второй вход блока 3 распределения и служит опорным для последующей синхронизации работы узлов устройства блоком 2 управления: блок 3 распределения с четвертого выхода выдает команду на очередной сдвиг в сдвигающий регистр 9, а с третьего выхода - команду на сравнение блоком 7 оценки условного математическоМго ожидания с интеграто- ра 6 с его заданным значением А. Результат сравнения с блока 7 в виде команды + (сложить) или - (вычесть) поступает на сумматор 8, который по команде с пятого выхода блока 3 распределения производит алгебраическое суммирование содержимого сумматора-8 с очередной ступенькой со сдвигающего регистра 9. Затем по команде с щестого выхода блока 2 распределения преобразователь 1О производит пре- образование параметра X условного матического ожидания в опорный сигнал на блок 1 формирования условного случайного процесса. На этом первый цикл поиска параметра условного математического ожидания заканчивается. По команде теперь уже со второго выхода блока 2 распределения на триггер 5 начинается второй цикл поиска подбора параметра условного математического ожидания. Число циклов поиска определяется блоком 3 распределения, исходя из требуемой точности определения параметра условного математического ожидания. Обычно число этих циклов не превьпиает десяти, так как при двоичном поиске методическая погрешность за десять щагов поиска становится меньше -i- 0,1%. 0,1%, так как -- оЛ 1024 Описываемое устройство при использова