Устройство для приема фазоманипулированных псевдослучайных сигналов Советский патент 1977 года по МПК H04L27/22 

(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ФАЗОМАНИПУЛИРОВАКНЫХ ПСЕВДОСЛУЧАЙНЫХ СИГНАЛОВ слежения за задержкой, канал выделения 1-гаформации и бло.к .-правления, к второму входу которого подключен выход формирователя импульсов, элемент задержки, выход которого соединен с входом второго перемножителя, второй вход которого подключен к входу элемента задержки, и последовател но соединенные фазовый детектор, фильтр нижних частот и тактовый генератор, выход которого подключен к первому входу фазового детектора, при этом вход первого пе- ремножителя соединен с вторым входом син хронного детектора, выход которого подклкь чен к второму входу канала выделения информации, а выход блока управления соединен с вторым входом блока слежения за за держкой, введены поспедовательно соединенные дифференцирующий блок и компаратор, выход которого постлючен к входу формирователя импульсов, причем вход элемента за держки соединен с входом первого перёмножителя, к второму входу которого подключен выход блока слежения за задержкой, а выход фильтра нижних частот соединен с входом дифференцирующего блока, при этом выход второго перемножителя подключен к второму входу фазового детектора. На чертеже представлена структурная электрическая схема предложенного устройства. Устройство содержит последовательно со единенные первый перемнол итель 1, блок фазовой автоподстройки 2, синхронный детектор 3, блок 4 слежения за задержкой, канал 3 выделения информации и блок уп. равления 6, а также последовательно соеди ненные элемент задержки 7, второй перемножитель 8, фазовый детектор 9, фильтр 1О нижних частот (ФНЧ J, дифференцирующий блок 11, Koivntaparop 1.2 ii формирователь импульсов 13. При этом выход Й1Ч 10 через тактовый генератор 14 соединен с первым входом фазового детектора 9, выход формирователя импульсов 13 соединен с вт рым входом блока управления 6, вход эле- мента задержки 7 соединен с вторым входом второго перемножителя 8, с входом пе вого перемножителя 1 и с вторым входом синхронного детектора 3. Выход блока слежения за задержкой 4 соединен с вторым входом первого перемножителя 1, а выход синхронного детектора 3 соединен с вторым входом канала 5 выделения информации. Вы ход блока управления 6 соединен со вторым входом блока 4 слежения за задержкой, Устройство работает следующим образом В режиме сШ1хронизации входной фазома нипулированный сигнал по закону бинарной псевдослучайной последовательности поступает на вход устройства и в перемножителе 1 преобразуется в гармонический сигнал иэ-за перемножения с опорным бинарным сигналом, поступающим с выхода схемы 4 слежения за задержкой, и фильтруется схемой фазовой автоподстройгки 2. Этот же входной сигнал в синхронном детекторе 3 преобразуется в бинарную последовательность, так как на второй вход его поступает гармонический сигнал с выхода схемы фазовой автоподстройки 2. Выделенный бинарный сигнал поступает в блок 4 слежения за задержкой и в канал 5 выделения информации. Блок слежения за задержкой следит за временным положением демоду- лированного сигнала путем корреляции временного положения опорного псевдослучайного сигнала. Канал 5 выделения информации путем сравнения опорной последовательности с принимаемой осуществляет выделение информационных импульсов, которые поступают на его первый вход, и сигнализирует о наличии синхронизации по задержке. Сигнал о наличии или отсутствии синхронизации с выхода канала 5 выделения информации поступает на блок управления 6. В случае отсутствия синхронизации блок управления 6 подключает выход канала синхронизации 15 к установочному входу блока 4 слежения за задержкой. При этом импульсы канала синхронизации 15, несущие информацию о временном положении принимаемого сигнала, возвращают приемное уст ройство в положение синхронизма. Работа канала синхронизации 15 заключается в следующем. Сигнал с входа приемного устройства поступает на схему выделения тактовой частоты, образованную элементом задеряши 7 и перемножителем 8. При этом в спектре произведения фазомани- пулированного псевдослучайного сигнала и этого же сигнала, смешенного во времени на половину периода тактовой частоты, содержится составляющая тактовой частоты псевдослучайного сигнала. Сигнал с выхода схемы выделения тактовой частоты поступает на цепь фазовой автоподстройки, образованную последовательным включением фа зоЕого детектора 9, фильтра 10 нихсних частот, тактового генератора 14, охваченных обратной связью, и фильтруются ею. Из-за того, что манипулящия псевдослучайного сиг нала по задержке приводит к манипуляции фазы тактовой частоты на 180 , фаза выделяемого колебания тактовой частоты изменяется в соответствии с бинарными информационны1(и посылками, которые привязаны по временному положению к началу последовательности псевдослуча1ног сигнала. При этом моменты фазовой манипуляции колебания тактовой частоты вызывают характерньтй переходной процесс в цели фазовой автоподстройки. По максимуму этого переходного процес са определяется момент фазовой манипуля1ЩИ и временное положение начала псевдослучайного сигнала. Для этой цели служат последовательно включенные дифференцирующий блок 11, компаратор 12, формировател импульсов 13. Определение временного начала псевдослучайного сигнала позволяет ввести приемное устройство в режим синхр низации. Применение предложенного устройства увеличивает вероятность безошибочного при ема и выделения информации, а также повы шает надежность системы передачи и приема в целом. Поэтому нет необходимости в дополнительном резервировании или созда нии многоканальных систем связи, что су- шественно сказывается на уменьшении стой мости. Формула изобретения Устройство для приема фазоманипулированных псевдослучайных сигналов, содержащее последовательно соединенные первый перемножитель, блок фазовой автоподстройки синхронный детектор, блок слежения за задержкой, канал выделения информации и бло управления,к второму входу которого подключен выход формирователя импульсов.элемент задержки, выход которого соединен с входом второго перемножителя, второй вход которого подключен к входу элемента за держки, и последовательно соединенные фазовый детектор, фильтр нижних частот и тактовый генератор, выход которого подключен к первому входу фазового детектора, при этом вход первого перемножителя соединен с вторым входом синхронного детектора, выход которого подключен к второму входу канала выделения информации, а выход блока управления соединен с вторым входом блока слежения за задержкой, отличающееся тем, что, с целью повышения помехоустойчивости, введены последовательно соединенные дифференцирующий блок и компаратор, выходкоторого подк.аючек к зхо. ду формирователя импульсов, причем вход элемента задержки соединен с входом первого перемножителя, к второму входу которого подключен выход блока слежения за задержкой, а выход фильтра нижних частот соединен с входом дифференцирующего блока, при этом выход второго перемножитепя под ключен к второму входу фазового детектора. Источники информации, принятые во внимание при экспертизе: 1. Авторское свидетельство СССР №422354,М. Kл Н 03 G, 5/16, 1971 (прототип.

Bbifod