Приемник сигналов относительной фазовой манипуляции Советский патент 1977 года по МПК H04L27/22 

1

Изобретение относится к электросвязи и может использоваться для приема сигналов относительной фазовой манипуляции.

Известен приемник сигналов относительной фазовой манипуляции, содержащий последевательно соединенные усилитель-ограничитель и блок выделения опорного колебания, выходы которого подключены к двум параллельным цепям, состоящим из последовательно соединенных фазовращателя, сумматора по модулю «два, элемента И, двоичного счетчика, выходы которых соединены с входами дешифратора, а выход соответствующего элемента И через дополнительный двоичный счетчик подключен к входу дополнительного сумматора но модулю «два, выход которого соединен с входом первого клапана непосредственно, а с входом второго клапана - через инвертор, ири этом выход усилителя-ограничителя подключен к вторым входам сумматора по модулю «два 1J.

Однако известный приемник имеет низкую помехоустойчивость вследствие малой точности тактовой синхронизации.

С целью повышения номехоустойчивости в предлагаемый приемник сигналов относительной фазовой манипуляции введены два элемента задержки, делитель частоты, нервый триггер и последовательно соединенные дополнительный инвертор, второй триггер и

блок выделения знакоперемен, выход которого соединен с управляющими входами клапанов, выход последних через делитель частоты подключены к управляющим входам двоичных счетчиков, дешифратора и второго триггера, второй вход которого соединен с выходом соответствующего двоичного счетчика, причем выход делителя частоты подключен через элементы задержки к входам первого триггера, выход которого соединен с управляющим входом дополнительного двоичного счетчика, а второй вход дополнительного сумматора но модулю «два и вход дополнительного инвертора соединены с выходом соответствующего двоичного счетчика.

На чертеже изображена структурная электрическая схема предложенного приемника.

Приемник содержит последовательно соединенные усилитель-ограничитель 1 и блок выделения 2 опорного колебания, выходы которого подключены к двум параллельным цепям, состоящим соответственно из .последовательно соеднненных фазовращателей 3, 4, сумматоров по модулю «два 5, 6, элементов И 7, 8 и двоичных счетчиков 9, 10, выходы которых соединены с входами дещцфратора 11, а выход элемента И 8 через дополнительный двоичный счетчик 12 подключен к входу дополннтельного сумматора 13 по модулю «два, соедииенпого выходом с входом первого клапана 14 непосредственно, а с входом второго клапана 15 - через инвертор 16, при этом выход усилителя-ограничителя 1 подключен к вторым входам сумматоров 5, 6 по модулю «два.

Кроме того, приемник содержит два элемента задержки 17 и 18, делитель 19 частоты, первый триггер 20 и носледовательно соединенные дополнительный инвертор 21, второй триггер 22 и блок 23 выделения знакоперемен, выход которого соединен с управляющими входами клапанов 14 и 15, выходы последних через делитель 19 частоты подключены к управляющим входам двоичных счетчиков 9, 10 дешифратора И и второго триггера 22, второй вход которого соединен с выходом двоичного счетчика 10, причем выход делителя 19 частоты подключен через элементы задержки 17, 18 к входам первого триггера 20, выход которого соединен с управляющим входом дополнительного двоичного счетчика 12, а второй вход дополнительпого сумматора 13 по модулю «два и вход дополнительного инвертора 21 соединены с выходом двоичного счетчика 10.

Устройство работает следующим образом.

Импульсы с выхода элемента И 8 подаются на вход двоичного счетчика 12 последовательного действия. Интервал его счета задается сигналом сброса, поступающим на управляющий вход с триггера 20, запускаемого имнзльсом окончания дополнительного интервала интегрирования с элемента задержки 17 и сбрасываемого импульсом начала этого интервала с элемента задержки 18. Импзльсы с выхода двоичпого счетчика 12 подаются на сумматор 13 по модулю «два, на второй вход которого подается сигнал с выхода двоичного счетчика 10, где производится перемножение знаков основного и дополнительного интервала.

Наличие или отсутствие импульсов одновременно на обоих входах сумматора 13 по модулю «два соответствует одноименным знакам основного и донолнительного интегралов, при этом с выхода инвертора 16 выдается импульс - положительное рассогласование. Наличие импульса только на одном из входов сумматора 13 по модулю «два соответствует разным знакам основного и дополнительного интегралов, при этом с выхода сумматора 13 по модулю «два выдается импульс - отрицательное рассогласование. Сигналы с выхода сумматора 13 по модулю «два подаются на клапан 14 в качестве сигнала управления по первому каналу управления делителем 19, а те же сигналы через инвертор 16 подаются на клапан 15 в качестве сигнала управления по второму каналу. Прохождение импульсов через клапаны 14, 15 на делитель 19 разрешается соответствующим сигналом только при

наличии знакоперемены в смежных посылках демодулированного сигнала с выхода триггера 22, определяемой блоком 23 выделения знакоперемен. Импульсы управления с клаианов 14, 15 подаются на управляющие входы делителя 19, изменяя соответствующим образом коэффициент его деления (например, путем вставления и выбивания и.мпульсов частоты местного генератора) и тем самым корректируя его фазу.

Использование предлагаемого устройства позволяет за счет увеличения точности тактовой синхронизации повысить помехоустойчивость дискретного приемника сигналов относительной фазовой манипуляции, что, в свою очередь, позволяет практически выполнить его на элементах цифровой техники.

Формула изобретения

Приемник сигналов относительной фазовой манипуляции, содержащий последовательно соединенные усилитель-ограничитель и блок выделения опорного колебания, выходы которого подключены к двум параллельным цепям, состоящим из последовательно соединенных фазовращателя, сумматора по модулю «два, элемента И, двоичного счетчика, выходы которых соединены с входами дешифратора, а выход соответствующего элемента И через дополнительный двоичный счетчик подключен к входу дополнительного сумматора по модулю «два, выход которого соединен с входом первого клапана непосредственно, а с

входом второго клапана - через инвертор, при этом выход усилителя-ограничителя подключен к вторым входам сумматора по модулю «два, отличающийся тем, что, с целью повышения помехоустойчивости, введены два элемента задержки, делитель частоты, первый триггер и носледовательно соединенные дополнительный инвертор, второй триггер и блок выделения знакоперемен, выход которого соединен с управляющими входами клапанов, выходы последних через делитель частоты подключены к управляющим входам двоичных счетчиков, дешифратора и второго триггера, второй вход которого соединен с выходом соответствующего двоичного счетчика, причем выход делителя частоты подключен через элементы задержки к входам первого триггера, выход которого соединен с управляющим входом дополнительного двоичного счетчика, а второй вход дополнительного

сумматора по модулю «два и вход дополнительного инвертора соединены с выходом соответствующего двоичного счетчика.

Источники информации, принятые во внимание при экспертизе.

1. Патент США 3729684, кл. 329-104, 24.03.73.