Демодулятор сигналов с минимальной частотной манипуляцией Советский патент 1987 года по МПК H04L27/14 

1

Изобретение относится к технике .передачи дискретных сообщений по прводным и радиоканалам преимущественно на низкой несущей или иоднесущей частоте..

Цель изобретения - повьшение помхоустойчивости за счет устранения нопределенностей в вьзделении опорног колебания.

На чертеже изображена структурна электрическая схема предлагаемого демодулятора.

Демодулятор сигналов с минималь- ной частотной манипуляцией содержит усилитель-ограничитель 1, сумматоры 2 - 5 по модулю два, регистр 6, дешифратор 7, RS-трИггер 8, второй 9 первый to делители частоты, блоки 1 и 12 задержки-, детектор 13 уровня, элементы ИЛИ 14 и 15, дополнительный сумматор 16 по модулю два.

Демодулятор работает следующим образом.

При отсутствии сигнала на входе устройства детектор 13 уровня вырабатывает сигнал, который удерживает в нулевом состоянии делители 9 и 10 и К8-т:риггер 8 через элемент ИЛИ 14 При поступлении сигнала на вход устройства детектор 13 уровня снимает -сигнал с установочных входов делителей 9 ц 10 и RS-триггера 8. Усилитель-ограничитель 1 формирует из входного сигнала прямоугольную последовательность импульсов. С помощью блока 11 задержки и дополнительного сумматора 16 по модулю два из сигнал усилителя-ограничителя 1 формируется последовательность коротких импульсов, длительность которых определяется временем задержки сигнала в блоке 11 задержки. В качестве блока 11 задержки может быть использована, например, интегрирукицая цепь. Последовательность коротких импульсов с выхода дополнительного сумматора 16 по модулю два подступает на элемент ИЛИ 15 и блок 11 задержки. В качестве последнего может быть использова

на линия задержки, например, на пассивных С-элементах. Время задержки в блоке 11 задержки устанавливается равным половине длительности тактового интервала передаваемой информации.

На выходе элемента ИЛИ 15 в результате .сложения прямой и задержанной последовательностей импульсов образуется последовательность коротких

0

импульсов с частотой следования, превышающей в д-ва раза тактовую частоту, передачи информации. Чистота следования импульсов этой последовательности снижается до тактовой делителем 9 и до полутактовой делителем 10. В сумматорах 2-5 производится суммирование сигнала с выхода усилителя- ограничителя 1 с импульсами с выходов делителей 9 и 10. Сигналы с выходов сумматоров 2-5 на тактовом интервале записываются в соответствующие разряды регистра 6. Обновление

5 информации в регистре 6 на каждый следующий тактовый интервал производится в конце тактового интервала путем .записи информации с сумматоров 2-5 в регистр 6 сигналом с

0 прямоугольного выхода делителя 9.

При поступлении на вход демодулятора сигнала, соответствующего О информации, на выходах регистра 6 устанавливается в двоичном коде .

5 число 11, которое дешифрируется дешифратором 7. Этот сигнал подтверждает нулевое состояние RS-триггера 8 через элемент ИЛИ 14.

При поступлении на вход демодулятора сигнала, соответствующего 1 информации, на выходах регистра 6 устанавливается в двоичном коде число 13, которое дешифрируется дешифратором 7. Этот сигнал устанавливает RS-триггер 8 в единичное состояние, что вызывает установление на выходе демодулятора 1 значения демодулируемой информации.

При различных чередованиях 1 и О значений информации во входном сигнале демодулятора в регистр 6 записываются сигналь, формирующие на его выходах в двоичном коде числа 11 и 7 при О значении информации во входном сигнале и числа 13 и 14 при 1 значении информации во входном сигнале демодулятора. Эти числа дешифратором 7 дешифрируются

0

5

0

50

55

Формула изобретения

Демодулятор сигналов с минимальной частотной манипуляцией, содержащей усилитель-ограничитель, выход которого соединен с первыми входами четырех сумматоров по модулю два, выходы которых подключены к соответствующим входам регистра, выходы которого соответственно подключены к входам дешифратора, один выход которого подключен к установочному входу RS-триггера, выход которого является выходом демодулятора, при этом второй вход первого сумматора по модулю два объединен с тактовым входом регистра и информационным входом первого делителя частоты, подключен к инверсному выходу второго делителя частоты,прямой выход которого подключен к дру- гому входу второго сумматора по модулю два, а вторые входа: третьего и четвертого сумматоров по модулю два подключены соответственно к инверс- ному и прямому выходам первого дели- теля частоты, о тличающий- с я тем, что, с целью повышения помехоустойчивости за счет устранения неопределенностей в вьщелении опорного колебания, введены два бло-

Составитель Н.Лазарева Редактор М.Бланар Техред И.Попович

Заказ 5716/56 Тираж 636Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

.Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4.

ка задержки, детектор уровня, два элемента ИЛИ и дополнительный сумматор по модулю два, к одному входу которого непосредственно, а к другому через первый блок задержки подключены выход усилителя-ограничителя и вход детектора уровня, выход которого подключен к установочным входам обоих делителей частоты непосредственно, а RS-триггера - через первый элемент ИЛИ, другой вход которого подключен к другому выходу дешифратора, при этом информационный вход второго делителя частоты подключен к выходу второго элемента ИЛИ к одному входу которого непосредственно, а к другому через второй блок задержки подключен выход дополнительного сумматора по модулю два.

Корректор А.Тяско

Изобретение относится к технике передачи дискретных сообщений по проводным каналам и радиоканалам преимущественно на низкой несущей или под- несущей частоте. Цель изобретения - повышение помехоустойчивости за счет устранения неопределенностей в вьще- лении опорного колебания. Устр-во содержит усилитель-ограничитель 1, сумматоры 2-5 по модулю два, регистр 6, дешифратор 7, RS-триггер 8, делители 9 и 10 частоты, блоки 11 и 12 задержки, детектор 13 уровня, зл-ты ИЛИ 14 и 15, дополнительный сумматор 16 по модулю два. 1 ил. оо сд 4 СО О5