Временной дискриминатор Советский патент 1977 года по МПК H03K5/18 

J

ИзоЬретение относится к импульсной тех нике.

Известен временной дискриминатор, содержащий триггеры, раздепнтель величины угла рассогласовавЕЯ в длительность 11 , 5 Такой дискриминатор не обладает достаточной разрешающей способностью.

Известен также временной дискриминатор, содержащий два триггера, один вход каждого из которых соединен с источником опор- о ного напряжения, а второй вход каждого из которых соединен с источником сигнала, ждущий генератор временного интервала, . состоящий из четырех последовательно соединенных линий задержки, вход первой из ко- 15 торых соединен с выходом одного триггера, а вход четвертой линии задержки соединен с выходом другого триггера, причем выход первой из упомянутых линий задержки соединён с одним входом логического элемента 20 И, второй вход которого соединен с выходом третьей линии задержки соединен с третьим входом второго из упомянутых триггеров, нри этом выход логического элемента И со-. единен со входом интегратора 2 . Такой 25

дискриминатор не обеспечивает надлежащей разрешающей способности..

Цель изобретения - повышение разрешающей способности. Это достигается тем, что во временной дискриминатор, содержащий два триггера, один вход каждого из которых соединен с источником опорного напржения, а второй вход каждого нз которых соединен с источником сигнала, ждущий генратор интервала, состоящий из четырех последовательно соединенных линий задержки, вход первой из которых соединен с выходом одного триггера, а вход четвертой линии задержки соединен с выходом другого триггера, причем выход первый из| упомянутых линий задержки соединен с одним вхо дом логического элемента И, второй вход которого соединен с выходом третьей линии задержки, а выход второй линии задержки соединен с третьим входом второго из упомянутых триггеров, при этом выход логического элемента И соединен со входом интегратора, введены две дополнительные управляемые линии задержки, включенные; последовательно с упомянутыми основными линиями задержки, и дополнительный логический элемент И, входы которого соединены с выходом четвертой и выходом второй дополнительной линии .задержки, второй выход которой соединен со входом управления первой линии задержки, причем вход управления первой дополнительной линии задерж- соединен с первыми входами триггеров, выход первой дополнительной линии задержки подключен к третьему входу первого три гера, а выход дополнительного логического элемента И соединен со вторым входом интегратора. Структурная электрическая схема дискриминатора приведена на чертеже. Дискриминатор содержит триггеры 1, 2, ждущий генератор 3 временного и|ггервала, состоящий иа последовательно соединенных ШШ1Й 4-9 задержки, логических элементов И 1О, il, интегратора 12. На входы 13 и 14 поданы входные сигналы, на вход 15 опорный сигнал, выходной сигнал снимаетс с выхода 16.. Временной дискриминатор работает следующим образом. Входные сигналы И и И,, поступая на триггеры 1, 2 , устанавл авают их в 1 От напряжений с выходов триггеров 1 и 2 запускаются линии 4 и 7 задержки, формирующие импульсы И/ , И;, длительность которых определяется параметрами этих линий задержки. От задних фронтов импульсов ИI 5 И ( запускаются линии задержки 5, 6. Кроме того, каждая следующая линия задерзгаси запускается от заднего импульса, сформированного предыдущей ячейкой задержки, в результате чего генератор 3 входит в режим генерации, периодически воспроизводя зафиксированные на ое входах временные интервалы. Срыв генерации осуществляется сигна лом Ид . Из этих временных интервалов посредством логических элементов И Ю и 11 формируются импульсы, длительности ко горых равны зафиксированным на входе устройства временным интервалам: .riar-p| i(.,, где 0 - количество периодов, генерируемых ждущим генератором временного инте вала J tj - длительность импульса, формиру емого i - ой ячейкой задержки. Импульсы на элементе 10 формируются в том случае, когда ситнал И„ приходит раньше сигнала И. импульсы на элемент 11 формируются в том случае, когда сигнал И. поступает позже сигнала ИдузИмпульсы с элементов 1О, 11 поступают на входы интегратора 12, выдающего постоянное напряжение положительной полярности при наличии на его входе сигнала с выхода элемента 10 отрицательной полярности и при наличии на его входе сипнала с выхода элемента 11. Величина этого напряженвн пропорциональна длительности временного интервала между входными сигналами И, , Формула изобретения Временной дискриминатор, содержащий два триггера, один вход каждого из которых соед1 1нен с источником опорного i напряжения, /а второй вход каждого из которых соединен с источником сигнала, ждущий генератор временного интервала, состоящий из четырех последовательно соединенных линий задержки, вход первой из которых соединен с выходом одного триггера, а вход четвертой линии задержки соединен с выходом другого триггера, причем выход первой из упомянутых линий згЬержки соединен с одним входом логического элемента И, вто{юй вход которого соединен с выходом третьей линии задержки, а выход второй линии задержки соединен с третьим входом второго из упомянутых триггеров, при этом выход логического элемента И соединен со входом интегратора, отличающийся тем, что, с целью повышения разрешающей способности, в него вверены две дополнительные управляемые линии задержки, включенные последовательно с упомянутыми основными линиями задержки, и дополнительный логический элемент И, входы которого соединены с выходом четвертой и выходом второй дополнительной линии задержки, второй выход которой соединен со входом управления первой линии задержки, причем вход управления первой дополнительной линии задержки соединен с первыми входами триггеров, выход первой дополнитегьной линии задержки подключен к третьему входу первого триггера, а выход дополнительного логического элемента И соединен со вторым входом интегратора. Источники информации, принятые во внимание при экспертизе: 1.Патен США № 3475О62, кл. , 15.09.69.; 2.Авторское свидетельство № 297002, кл. G 01 R 25/00, 08.05.69.

Г

.1