Вычислительное устройство Советский патент 1978 года по МПК G06G7/12 

(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО

вым входом .второго элемента И, подключенного вторым входом к второму входу ycTpO№ ства, а oiepiBbifi вход устройства Соединен с вторым входом .первого элемента И, Л1рнчем выход реверсивного ючетчика через дешифратор нуля лодключен к второму входу первого триггера, а выход третьего элемента И соедине-н с вторым входом третьего триггер а.

На чертеже представлена блок-схема уст(ройства.

Вычислительное устройство содержит входы 1, ,2 устройства, тактовый генератор 3, элементы .И 4-6, триггеры 7-9, реверсивный счетчик ,10, дешифратор нуля И, делитель частоты ,12, формирователь 13.

Выходные импульсы тактового генератора 3 с периодом Го переводят в единичное состоя,Ние триггеры 7 и 9. Получающимися при этом перепадами напряжен-ий с триггеров 7 и 9 открываются соответственяо элементы И 6, 5, пропускающие импульсы входного сигнала fx « входа 1 устройства на делитель частоты 12 и на суммируюш,ий вход реверсивного счетчижа 10. Первый импульс, проведший через элемент И 6, переводит триггер 8 в едИниЧНое состояние. Так как в ис.ходное состояние триггер 8возвращается имлульсо М переполнения делителя частоты 12 с коэффициентом деления, равным п, то на выходе триггера 8 формируется прямоугольный импульс с длительностью Ti . С вы,хода триггера i8 импульс TI поступает на формирователь 13 и на первый вход элемента И 4. На выходе формирователя 13 получается короткий импульс, соответствующий заднему .фронту импульса ть которым переводится в исходное состояние триггер 7. Импульсом TI открывается элемент И 4, и импульсы частоты делителя с периодом,следования fy поступают со входа 2 устройства .на вычитающий вход реверсивного очетчика ,10.

Таким образом на вычитающий ,вход счетчика 10 поступает ,число им пульсов N-2, равное

/J -п- -

/Vj, пГУ

в это же время на суммирующий вход счетчика Л О через элемент И 5 проходят импульсы fx в течение времени Твых нахождения триггера 9 в единичном состоянии. Следовательно, за время Твых () на суммирующий вход счетчика ,10 проходит число импульсов fx, равное

ОТ„).

Время перехода триггера 9 в исходное состояние определяется моментом наступления равенства , которое фиксируется дешифратором нуля И. Тогда длительность выходною импульса будет равна

вых () -Г-

При постоянной .частоте fy устройство является (Квадратором периодиых сигналов.

Формула изобретения

Вычислительное устройство, содержащее реверсивный счетчик, вычитающий и суммирующий входы которого соединены соответстве,нно с выходами двух элементов И, первый вход первого из которых подключен к выходу .первого триггера, соединенного пер,вым входом с ВЫХОДО.М тактового генератора

,и первым входом второго триггера, иодкл-юиенного выходом к ,первому входу третьего элемента И, второй вход которого, соединен с первым входом устройства, а выход - с входом делителя частоты, подключенного выходом к первому входу третьего триггера, отличающееся тем, что, с ,целью упрощения устройства и товыщения точности, в него дополнительно введены дешифратор нуля, и формирователь, соединенный выходом с вторым (ВХОДОМ второго триггера, а входом - с выходом третьего триггера и первым входом второго элемента И, подключениого вторым входом к второму входу устройства, а первый вход устройства соединен с вторым входом

первого элемента И, яричем выход реверсивного счетчика через дещифратор нуля подключен к второму входу первого триггера, а выход третьего элемента И соединен с вторым входом третьего триггера.

Источники информации,

принятые во внимание при экспертизе il. Авторское свидетельство СССР № 553623, кл. .G 06F ,15/34, 1975.

2.Авторское свидетельство СССР №424143, кл. G 0,6F 7/38, .1972.

3.Авторшое свидетельство СССР № 444220, кл. .G 06J 3/00, 1973.