Параллельно-последовательный преобразователь напряжения в код Советский патент 1978 года по МПК H03K13/17 

I

VcTpoikTBO относится к облает вычиеЛ тельлой техники и может быть ледЮльзоваио в информационно-измерительных еиетемах различното назначення.

Извеетны быетродейетзу101пие иреобразователи напряжения в код (ПИК) нараллельиопоеледовательиого тнна, еоетоян1,ие из неекольких носледовательио работающих ступеней преобразования, при зтом в каждой из ступеней код определяется параллельным методом. Извеетный Г1МК содержит источник эталонных уровней, ключи, су.ммнрующие схемы, шифратор и дешифратор 1J. Недостатком его являетея еравиите.тьпо низкое быстродействие.

Известна также схема ИИК, еодержанцая лниейки компараторов нервой, второй н третьей ступени, устройство выделеиня еднницы и шифратор для каждой из ступеней, а также два цифро-аналоговых преобразователя. В известном устройстве сигпал, подаваемый на вход компараторов второй и третьей ступени, является разностью между входным нанряженцем и ближайшим эталонным уровнем соответственно нерпой н второй етуненей 2.

К недостаткам этого ИНК следует отнести малую величину д шмичсехого дианазона входного сигнала, т. е. днапа:и;на, в котором значение относительной norperiniocTH ие прейышает заданной величины. Указанной недостаток обьясняетея тем, что шаг квантования у известного ИИК одинаков но всему диапазону входной величины, поэтому величина относительной погрешности на начальных участках дианазона оказывается значительно больше, чем на конечных участках, при этом область, соответствующая малым значениям относительной погрешности, оказываетея вееьма узкой.

Целью нзобретення является расширение динамического диапазона входного снгна.ча без сниження его быстродействия и заметного увеличения объема оборудования. Эта цель достигается тем, что параллельно последовательный преобразователь нанряжеиия в код, в котором выходы источника эталонных напряжений еоедннены с первыми входами компараторов первой ступени, вторые входы этих компараторов соединены с шииой входного иапряжения, выходы компараторов первой ступени подключены ко входам устройства выделения старшей едипицы, выходы которого еоедпнены со входами шифратора нервой ступени, а также со входами цифроаналогового преобразователя, при этом выход цифро-аналогового преобразователя подключен к одному нз входов вычитающего устройства, второй вход вычитающего устройства нодключен к первым

входам компараторов второй ступени, вторые входы этих компараторов соединены с выходами делнтеля напряжения, а выходы компараторов второй ступени соединены с шифратором второй ступеии, содержит суммирующее устройство и электроипый ключ, причем выход суммируюш,его устройства соединен с одним из входов делнтеля напряжения, второй вход суммируюш,его устройства подключен к выходу электронного ключа, вход которого соединен с выходом хмладшего источника эталонных уровней.

Блок-схема предлагаемого устройства приведена на чертеже.

Первые входы компараторов 1 первой ступени соединены с соответствующими выходами источника 2 эталонных напряжений, а вторые входы указанных компараторов подключены к шине входного напряжения. Выходы компараторов первой ступени соединены со входами устройства 3 выделения старшей единицы, выходы устройства 3 подключены к шифратору 4 первой стунеии, а также ко входам цифро-аналогового преобразователя 5. Выход цифро-аиалогового преобразователя соединен со входами .вычитающего устройства 6 и суммирующего устройства 7. Второй вход устройства 6 подключеи к шине входного напряжения, а второй вход устройства 7 соедииеи с выходом электрониого ключа 8, сигнальный вход этого ключа подключен к первому входу первого (младшего) компаратора первой ступени, а управляющий вход этого ключа соединен с выходом этого компаратора. Выход устройства 7 подключен к первому входу делнтеля напряжения 9, второй вход этого делителя соедииен с нулевой точкой. Выходы делителя 9 подключены к нервым входам компараторов 10 второй ступени, вторые входы этих компараторов соединены с выходом вычитающего устройства. Выходы компараторов 10 соединены с входами шифратора 11 второй ступени.

для первого поддиапазона 0-н(в нашем случае О-15,6мВ)

для второго поддиапазона Он(О-15,6мВ)

для третьего подднапазоиа (О-31,2мВ) н т. д.

для последнего поддиапазона О-ч(О-2000 мВ) Кроме того, напряжение с выхода цифроаналогового преобразователя 5 поступает на вход устройства 7, где это напряжение суммируется с выходным напряжением ключа 8. Ключ 8 открыт в том случае, если не срабодля первого подднапазона для второго нодднапазона

Схема работает следующим образом.

С помощью эталонных уровней, подаваемых с источника 2, диапазон входного сигнала Он-Um делится на следующне поддиапазоны:

и„

4jn . и,п

Цщ

ш 1

,i-l 92

и,п

2

где I - количество компараторов в первой ступенн.

Допустим, для примера, что i 8. Тогда диапазон О-4 В разобьется на следующие

поддиапазоны: О-15, бмВ; 15,6-31,2мВ;....; 2000-4000 мВ. После срабатывания на выходе компараторов 1 первой ступенн образуется так называемый единнчный код. В t - позицнн этого кода стонт еднннца, если произошло срабатывание i - схемы компаратора 1, и нуль в противиом случае. Устройство 3 выделеиия старшей едииицы из еди)1ичного кода формирует код с единицей в одиой позиции, т. е. этот код содержит единицу в позиции, соответствуюшей старшему сработавшему компаратору 1, и иули в остальиых позициях. Этот код поступает иа шифратор 4 первой ступеии, который формирует выходной код, несущий ииформацню о номере подднапазона, в котором находится иапряжеиие {7л-Кроме того, код с единицей в одной познции поетупает на цифро-аналоговый преобразователь 5, иа выходе которого формируется напряжение, равное ближайшему от Ux (в

меньшую сторону) эталонному напряжению, подаваемому на компараторы 1 первой ступеии. Папряжение с выхода цифро-аиалогового преобразователя 5 поступает на вычитающее устройство 6, где образуется разиость между

напряжением U н ближайшим эталонным уровнем первой ступени. Очевндно, что величииа этой разности будет колебаться в следующих пределах:

тал первый компаратор 1 первой ступени, т.е. напряжение лежит в первом поддиапазоне (в нашем случае О-15,6 мВ). Таким образом, па выходе устройства 7 будут следующие наиряжения: (15,6мВ) (15,6мВ)

для третьего поддиапазона -(31-2 мВ) и т. д.

для последнего поддиапазона- -(2000 мВ).

Указанные папряжепия делятся с помощью делителя 9 на /+1 равных частей, где / - число компараторов второй ступени (допустим ). Таким образом, па выходе делителя напряжения 9 образуется сетка этаДля первого и второго поддиапазопов -- (0,97 мВ)

для третьего поддиапазона для последнего поддиапазона

Таким образом, применение предлагаемой

схемы позволяет увеличить отношение

в 16 раз без снижения быстродействия и увеличения объема оборудования. Очевидно, что при одипаковом объеме оборудования и динамическом диапазопе предлагаемая схема имеет значительно меньший объем оборудования, чем схема прототипа.

Выходной код ПНК снимается с шифраторов 4 и 11, при этом код шифратора 4 несет информапию о номере поддиапазопа, в котором находится напряжение Ux, а код шифратора 11-информацию о номере интервала в данном диапазоне.

Схема преобразователя требует меньшего числа эталонных источников (не требуется эталонный источник для питания делителя напряжения второй ступени). Соответственно, исключаются погрешности, вызванные нестабильностью эталонного источника второй ступени.

Формула изобретепия

Параллельно-последовательный преобразователь напряжения в код, в котором выходы источника эталонных напряжений соединены с первыми входами компараторов первой ступени, вторые входы этих компараторов соедиU лонных папряжепий. Нетрудпо убедится, что величина кванта второй ступепп (разность между соседними эталонными уровнями делителя 8) составит:

2;

- (1,95 мВ) и т. д.

и,п

(125 мВ).

нены с шиной входного напряжения, выходы компараторов первой ступени подключены ко входам устройства выделения старшей единпцы, выходы которого соединены со входами

шифратора первой ступени, а также со входами цифро-аналогового преобразователя, при этом выход цифро-аналового преобразователя подключен к одпому из входов вычитаюш,его устройства, второй вход вычитающего устройства подключен к первым входам компараторов второй ступепи, вторые входы этих компараторов соединепы с выходами делителя напряжения, а выходы компараторов второй ступени соединены с шнфратором второй ступени, отличающийся тем, что, с целью расширения динамического диапазона входного сигнала, он содержит суммируюшее устройство и электронный ключ, причем выход суммирующего устройства соединен с

одним нз входов делителя напряжения, второй вход суммируюшего устройства подключен к выходу электронного ключа, вход которого соединен с выходом младшего источника эталонных уровней.

Источники информации,

принятые во внимание при экспертизе

1.Авторское свидетельство СССР №200878, кл. Н ОЗК 13/17, 1966.

2.Патент Англии №1110814, кл. G 4Н, 1968.

тттт

г -