Многоканальный цифровой дискриминатор Советский патент 1978 года по МПК G06F17/18 

Описание патента на изобретение SU591854A1

(54) МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙ ДИСКРИМИНАТОР

Похожие патенты SU591854A1

название год авторы номер документа
Цифровой дискриминатор 1981
  • Иванов Вадим Юрьевич
  • Штейнберг Михаил Николаевич
SU951292A1
Цифровой дискриминатор 1975
  • Безуглов Александр Иванович
  • Пекарский Григорий Шлемович
SU600565A1
Цифровой дискриминатор 1983
  • Штейнберг Михаил Николаевич
  • Ситников Александр Тимофеевич
  • Вайсман Геннадий Срулевич
  • Иванов Вадим Юрьевич
SU1151951A1
ЦИФРОВОЙ ДИСКРИМИНАТОР 1993
  • Машкинов Л.Б.
  • Штейнберг М.Н.
RU2072552C1
МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙ ДИСКРИМИНАТОР 1973
SU378859A1
ЦИФРОВОЙ ДИСКРИМИНАТОР 1973
  • Г. Я. Мирский И. И. Воробьев
SU374608A1
Цифровой дискриминатор 1983
  • Нариманов Наири Александрович
  • Штейнберг Михаил Николаевич
  • Вайсман Геннадий Срулевич
  • Иванов Вадим Юрьевич
SU1128247A1
Цифровой дискриминатор 1981
  • Штейнберг Михаил Николаевич
  • Иванов Вадим Юрьевич
  • Глушко Геннадий Яковлевич
SU1023320A1
ЦИФРОВОЙ ДИСКРИМИНАТОР АНАЛИЗА ФУНКЦИЙ 1966
SU185119A1
Устройство для формирования пачек импульсов 1980
  • Каширин Вячеслав Николаевич
  • Кузнецов Николай Константинович
  • Козлов Геннадий Владимирович
  • Иванова Людмила Владимировна
SU1001448A1

Реферат патента 1978 года Многоканальный цифровой дискриминатор

Формула изобретения SU 591 854 A1

Изобретение относится к технике измерения характеристик случайных процессов и может быть использовано в анализаторах законов распределения вероятностей измеряемых случайных процессов. Известны многоканальные цифровые дискриминаторы 11Д2 анализаторов функций плотности распределения вероятностей случайного процесса, состоящие из двоичных счетчиков, переключателей установки уровней дискриминации, триггеров результата анализа и схем совпадения. Такие многоканальные цифровые дискриминаторы построены путем простого составления из одноканальных цифровых дискриминаторов, что требует использования большого объема оборудования. Наиболее близким по технической сущности к изобретению является многоканальный цифровой дискриминатор, содержащий блок декадных счетчиков, вход которого является информационным входом дискриминатора, переключатели и блоки сравнения по числу уровней дискриминации, входы каждого переключателя соединены с одноименными выходами блока декадных счетчиков, а выходы - одноименными входами блока сравнения соответствующего уровня дискриминации триггеры и блоки совпадения по числу каналов дискриминатора. Нулевой выход каждого триггера соединен . первым входом блока совпадения соответст1 ук)щего канала. Вторые входы блоков совп;, ,ния объединены и подключены к управляк.;щему входу дискриминатора. Выход каждо1Ч) блока совпадения является выходо.м соответствующего канала дискри.минатора. Недостатком известного устройства является его аппаратурная избыточность и возможность существенного искажения действительного распределения исследуемого параметра из-за возможных многократных срабатываний триггеров в каких-либо каналах дискриминатора при пересчете одной лищь пачки импульсов. Целью изобретения является повыщенпе надежности и достоверности анализа и упрощение устройства. Поставленная цель достигается тем, что предложенный .многоканальный цифровой дискри.минатор содержит триггеры блокировки по числу каналов дискриминатора. Выход блока сравнения первого уровня дискриминации (юдключен к нулевому входу триггера nepeoio канала, а выход каждого блока сравнения последующих уровней дискри.минации - к единичному входу триггера блокировки соотвстствующего канала. Единичный выход каждого триггера блокировки соединен с единичным входом триггера соответствующего канала и с нулевым входом триггера последующего канала, а нулевой выход каждого триггера блокировки - с нулевым входом соответствующего блока сравнения.

Структурная схема многоканального цифрбвого дискриминатора приведена на чертеже.

Дискриминатор содержит блок декадных счетчиков, состоящий из последовательно соединенных 1, переключатели 2, блоки сравнения 3, триггеры блокировки 4, триггеры 5, блоки совпадения 6, линию задержки 7 и кнопку сброса 8.

Информационный вход 9 дискриминатора соединен со входом первой декады блока декадных счетчиков. Входы каждого переключателя 2 подключены к щинам одноименных разрядов блока декадных счетчиков, а выходы - к одноименным входам блоков сравнения 3 соответствующего уровня дискримииации. Выход каждого блока сравнения 3 через соответствующим образом последовательно соединенные триггеры блокировки 4 и триггеры 5 соединен с первым входом блока совпадения 6 соответствующего канала. Вторые входы всех блоков совпадения 6 подключены к управляющему входу 10 дискриминатора,. на который подается сигнал окончания пачки входных импульсов. Сброс триггеров блокировки 4 и триггеров 5 в исходное состояние осуществляется либо с помощью кнопки сброса 8, либо сигналом окончания пачки через линию задержки 7.

Устройство работает следующим образом.

Перед началом работы дискриминатора с помощью переключателей 2 устанавливают соответствующие уровни анализа, начиная с первого и кончая последним старшим уровнем дискриминации с условием, что каждый последующий уровень выше предыдущего. При этом каждый переключатель 2 соединяет входы сопряженного с ним блока сравнения 3 только с теми шинами единичных выходов разрядов блока декадных счетчиков, код которых определяет выбранный уровень анализа. Затем за,мыканием кнопки сброса 8 дискриминатор приводят в исходное состояние. При этом на Ыиничных выходах разрядов блока декадных счетчиков, триггеров блокировки 4 и триггеров 5 и на выходах блоков сравнения 3 появляется низкий уровень напряжения, а на нулевых выходах триггеров блока 4, которые подключены ко входам блоков сравнения 3 предыдущих каналов дискриминации, появляется высокий уровень напряжений.

С приходом ни вход дискриминатора 9 пачки импульсов блок декадных счетчиков начинает подсчитывать их. При равенстве числа подсчитанных импульсов N нижнему уровню анализа Ni срабатывает первый блок сравнения уровней анализа 3, который опрокидывает триггер 5 первого канала. При этом на первом входе блока совпадения 6 первого канала появляется рлзрещающий (высокий) уровень капряжения. Если счет продолжается и число подсчитанных импульсов N становится равным второму уровню анализа N, срабатывает блок сравнения 3 второго уровня, который опрокидывает первый триггер блокировки 4. Послед5 НИИ блокирует по нулевому выходу низким уровнем первый блок сравнения 3, опрокидывает в исходное состояние триггер 5 первого канала, что соответствует появлению запрещающего (низкого) уровня на первом входе блока

р совпадения 6 первого канала, и опрокидывает одновременно триггер 5 второго канала, который формирует разрещающий уровень на первом входе блока совпадения б второго канала. Если при этом счет прекращается, т. е. число подсчитанных импульсов (в пачке)

S N3,

где NS - третий уровень анализа, то импульс окончания пачки, приходящий на вход 10 дискриминатора в момент окончания счета, проходит только по выходу блока

совпадения б второго канала, так как кроме него на всех остальных первых входах блоков совпадения б - запрещающий уровень. Импульс окончания пачки, задержанный линией задержки 7, опрокидывает все триггеры дискриминатора и блок декадных счетчнков в исходное состояние. При этом устройство готово к следующему анализу.

Блокировка блоков сравнения 3 предыдущих уровней анализа триггерами блокировки 4 последующих уровней позволяет исключить

повторное срабатывание триггеров 5 предыдущи каналов. Это повышает надежность работы дискриминатора и достоверность анализа. Кроме того, в предложенном дискриминаторе число блоков сравнения уровня анализа и число переключателей установки уровней анализа может быть сокращено в 2 раза при условии дополнительного введения группы п триггеров блокировки (где п - число каналов дискриминатора).

Формула изобретения

Многоканальный Цифровой дискриминатор, содержащий блок декадных счетчиков, вход

которого является информационным входом дискриминатора, переключатели и блоки сравне ния по числу уровней дискриминации, причем входы каждого переключателя соединены с одноименными выходами блока декадных счетчиков, а выходы каждого переключателя - с

одноименными входами блока сравнения соответствующего уровня дискриминации, триггеры и блоки совпадения по числу каналов дискриминатора, причем нулевой выход каждого триггера соединен с первым входом блока совпадения соответствующего канала, вторые входы блоков совпадения объединены и подключены к управляющему входу дискриминатора, выход каждого блока совпадения является выходом соответствующего канала дискриминатора, огличающийся тем, что, с целью повышения надежности дискриминатора, он содержит триггеры блокировки по числу каналов дискриминатора, причем №1ход блока сравнения первого уровня дискриминации подключен к нулевому входу триггера первого канала, а выход каждого блока сравнения последующих уровней дискриминация - к единичному входу триггера блокировки соответствующего канала, единичный выход каждого триггера блокировки соединен с единичным входом триггера соответствующего канала и с нулевым входом триггера последующего канала, а нулевой выход каждого триггера блокировки с нулевым входом соответствующего блока сравнения.

Источники информации, принятые во внимание при экспертизе:

1.Мирский Г. Я. Аппаратурное определение характеристик служебных процессов. М.,

Энергиях,1972, с. 305-309. рнс. 6-18.

2.Использование цифровых дискриминаторов для предварительного отбора информации при двухмерном анализе. «Приборы и техника эксперимента, 1974, № I, с. 68.

SU 591 854 A1

Авторы

Безуглов Александр Иванович

Пекарский Григорий Шлемович

Даты

1978-02-05Публикация

1975-03-28Подача