Устройство для возведения двоичного числа в четвертную степень Советский патент 1978 года по МПК G06F7/38 

1

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении вычислительных устройств и функциональных преобразователей информации.

Известно устройство для возведения двоичного числа в четвертую степень чисел, поступающих последовательным кодом, содержащее регистр числа, регистры первого, второго и третьего блоков, трн сумматора, умножители и группы элементов И.

К недостаткам этого устройства следует отнести большой объем аппаратуры и невозможность возведения в стенень чисел, представленных унитарным кодом.

Наиболее близким к изобретению техническим рещением является устройство для возведения двоичного числа в четвертую степень, содержащее двоичный счетчик, первый, второй и третий сумматоры, четыре группы элементов И. Иервые входы элементов И первой группы соединены с выходами двоичного счетчика, а выходы элементов И первой группы - с входами первого сумматора, выходы которого через вторую и третью группы элементов И подключены к первой и второй грунпе входов второго сумматора, выходами связанного через элементы И четвертой грунпы с входами третьего сумматора, первый и второй элементы задержки и входную щину, соединенную с входом первого элемента задержки, выход которого подключен к входу второго элемента задержки.

Однако такое устройство имеет относительно низкое быстродействие и больщой объем аппаратуры, обусловленный сложными связями и наличием трех элементов задержки.

Цель изобретения - повышенне быстродействия и упрощение устройства.

Это достигается тем, что в устройстве входная шина соединена с входами младщего разряда первого н третьего сумматоров и с вторыми входами элементов И первой и четвертой групп, выходы первого и второго элементов задержки - с вторыми входамн элементов И второй и третьей групп соответственно, выход нервого элемента задержки подключен к входу двоичного счетчика, а выход второго элемента - к входу младшего разряда второго сумматора.

Структурная схема устройства приведена на чертелсе.

Она содержнт двоичный счетчик 1, первый 2, второй 3 и третий 4 сумматоры, группы элементов И 5-8, элементы 9, 10 задержкн и входную шнну 11.

Работает устройство следующнм образом. Начальное состояние счетчика 1 и сумматоров 2-4 - нулевое. Каладый импульс, ностунивщий на входную шнну И, осуществляет в первом такте добавление к содержимому сумматора 2 удвоенного (со сдвигом на оди:: разряд влево) кода из двоичного счетчика I, к содержимому сумматора 4 удвоенного (со сдвигом на один разряд влево) кода из сумматора 3 и добавление единицы младшего разряда в сумматоры 2 и 4. Во втором такте ири подаче импульса на входную шину добавляется единица младшего разряда в двоичный счетчик 1 и удвоенный (со сдвигом иа одип разряд влево) код сумматора 2 к содержимому сумматора 3, а в третьем такте -

единица младигего разряда в сугйматор 3 и у .етверениый (со сдвигом на два разряда влс:-iO) код

iTOp;

к содер/iaiMOMy суммаюра 3.

После трех тактов в сумматорах 2 и 4 формирлется тс-куп.1,ее эначепне кода соответственно квадрата и четвертой степени от последовательности импульсов, пост}-ппвшпх па входиую шипу 11, параллельпый код суммы которых накапливается в двопчном счетчике 1.

Работа устройства иллюстрируется npn.:cром, приведс1П Ь м в таблппе.

Устройство позволяет уменьшить объем оборудования устройства за счет исключения

элемента задержки и связей между выходами первой группы элемептов И 5 и входами сумматора 4, что существенно упрощает сумматор 4. Кроме того, оно обеспечивает повышение быстродействия, так в известных устройствах каждый входной импульс обрабатывается в четыре такта, а в предложенном устройстве - три такта, т. е. выигрыш по быстродействию на 25%.

Формула изобретения

Устройство для возведения двоичного числа в четвертую степень, содержащее двоичный счетчик, первый, второй и третий сумматоры, четыре группы элементов И, причем первые входы элементов И первой группы соединены с выходами двоичного счетчика, а выходы элементов И первой группы соединены с входами первого сумматора, выходы которого через вторую и третью группы элементов И соединены с первой и второй группой входов второ-: II fij

„.J.

го сумматора, выходы которого через элементы И четверто группы соединены с входами третьего сумматора, первый и второй элементы задержки и входную шину, соединенную с

входом первого элемента задержки, выход которого соединен с входом второго элемента задержки, отличающееся тем, что, с пелью повышения быстродействия и упрощения устройства, в нем входная шина соединена с входамн младшего разряда первого и третьего сумматоров и с вторыми входами элементов И первой и четвертой групп, выходы первого и второго элемента задержки соединены с вторыми входами элементов И второй и третьей групп соответственно, выход первого элемента задержки соединен с входом двоичЮго счетчика, а выход второго элемента задержки - с входом младшего разряда второго сумматора.

lib/

f

I--1

4f K:

. -, - .