Накапливающий сумматор с фиксацией ошибок Советский патент 1978 года по МПК G06F11/08 

(54) НЛКАПЛИВАЮ1ЦИЙ СУММАТОР С ФИКСАЦИЕЙ ОШИБОК чены к входной шине данного разряда устройства и шине выхода переноса из предыдущего разряда, а выход - к входу элемента задержки узла фиксации ошибок. На чертеже приведена структурная схема предлагаемого сумматора. Каждый разряд сумматора содержит счетный триггер 1, элементы И 2 и 3, первый и второй элементы ИЛИ 4 и 5 и формирователь 6 импульсов. Кроме того, имеется узел 7 фиксации ошибок, содержащий многовходовой элемент ИЛИ 8, а также в каждом разряде элементы ИЛИ 9 и 10, элемент задержки II, элемент неравнозначности 12 и формировате.мь 13 импульсов. Счетный вход счетного триггера 1 каждого разряда подключен к выходу первого элемента HilH 4, входы j OTOporo подсоединены к входной шине 14 и шине 15 выхода переноса из предыдущего разряда. Единичный выход счетио, го триггера 1 подключен к входу формирователя 13 импульсов узла 7 фиксации ошибок, а также к первому входу элемента И 2, к второму входу которого подключена шина 15 выхода переноса из предыдущего разряда. Нулевой выход счетного триггера 1 соелинен с входом формирователя 6 импульсов, выход которого подсоединен к первому второго элемента И 3, второй вход которого соединен с шиной 16 запрета повторного переноса. Вы.ходы элементов И 2 и 3 подключены к входа.м второго эле.мента ИЛИ 5, выход которого подключен к шине вы.хода переноса. Выходы элементов неравнозначности 12 всех разрядов узла 7 фиксации ошибок подключены к входам многовходового эле.мента ИЛИ 8, выход которого является выходом фиксации ошибок. Выходы фор.мирователей 13 и 6 импуль сов в каждом разряде соединены с первым и вторым входами первого элемента ИЛИ 9 соответственно, выход которого подсоединен к первому входу элемента неравнозначности 12. Второй вход элемента неравнозначности 12 подключен к выходу элемента задержки 11, вход которого соединен с выходом второго элемента ИЛИ 10 узла 7 фиксации ошибок, а входы второго элемента ИЛИ 10 подключены к входной шине 14 данного разряда и шине 15 выхода переноса из предыдущего разряда. Сумматор накапливающего типа с фиксацией ошибок работает следующим образом. Так как все разряды предлагаемого сумматора выполнены идентично, то его работу рассмотрим на при.мере одного разряда. На счетный вход триггера 1 через первый элемент ИЛИ 4 поступает «единичный сигнал либо с входа 14, либо с выхода элемента ИЛИ 5. Этот же сигнал через элемент ИЛИ 10 поступает на вход элемепта задержки 11,который обеспечивает согласо1 аиие «единичных сигналов на входах эле.мента неравнозначности 12. Если при поступлении «единичного сигнала счетныГ: триггер 1 изменяет свое состояние на протмюположное, то на 1 ыходе одного из формирователей 6 или 13 импульсов сформируется сигнал требуемой полярности, который через первый элемент ИЛИ 9 узла фиксации ошибок поступает на первый вход элемента неравнозначности 12, на второй вход которого поступает сигнал с элемента задержки 11. При это.м на выходе элемента неравнозначности 12 «единичный сигнал не сформируется, следовательно, не будет сигнала ошибки и на выходе 17. Если же при поступлении «единичного сигн;1.та,счетный триггер I не срабатывает (не изменит свое состояние на противоположное), то на выходах формирователей 6 и 13 импульсов не сформируется «единичный сигнал. В этом случае только на втором входе элемента неравнозначности 12 будет задержанный «единичный сигнал и на входе элемента 12 сформируется сигнал ощибки,. Формула изобретения Накапливающий сумматор с фиксацией ощи бок, содержащий в каждом разряде счетный триггер, элементь И, ИЛИ и формирователь импульсов, а также узел фиксации ошибок, содержащий многовходовой элемент ИЛИ , а также в каждом разряде элементы ИЛИ, элемент задержки, элемент неравнозначности и формирователь импульсов, причем в каждом разряде сумматора входная шина и шина выхода переноса из предыдущего разряда подключены к входал первого элемента ИЛИ, выход которого подключен к счетному входу счетного триггера, единичный выход которого подключен к перво.му входу первого элемента И, к второ.му входу которого подключена шина выхода переноса из предыдущего разряда, а нулевой выход - к входу формирователя импульсов, выход которого подключен к первому входу второго элемента И, второй вход которого подключен к шине запрета повторного переноса, выходы элементов И подключены к вхЪдам второго элемента ИЛИ, выход которого подключен к щи не выхода переноса в последующий разряд, единичный выход счетного триггера подключен также к входу формирователя импульсов соответствующего разряда узла фиксации ошибок, входы элемента неравнозначности каждого разряда узла фиксацииошибок подключены соответственно к выходу первого элемента ИЛИ и элемента задержки этого разряда узла фиксации ошибок, а выходы элементов неравнозначности всех разрядов подключены к входам многовходового элемента .ИЛИ, выход которого является выходо.м фиксации ошибок, отличающийся тем, что, с целью повыщения надежности его работы, выходы 4)ормирователей импульсов подключены к входа.м первого элемента ИЛИ узла фиксации ошибок, входы второго элемента ИЛИ узла фиксации оишбок подключены к входной щине даппого разряда устройства и щине выхода перено са из предыдущего разряда, а выход - к входу элемента задержки узла фиксации ошибок.

Источники информации, принятые манпе при экспертизе:

1.Авторское свидетельство СССР № Ю1. G 06 F 7/50, 1968.

2.Авторское свидетельство СССР № кл. G 06 F 7/50, 1972.

3.Авторское свидетельство СССР № 432496, кл. G 06 F 7/50, 1974.

4.Патент США № 3747065, кл. G 06 F 11/00, 1973.

5.Авторское свидетельство СССР № 208338, кл. G 06 F 7/50, 1968.