Параллельный накапливающий сумматор Советский патент 1982 года по МПК G06F7/50 

(5) ПАРАЛЛЕЛЬНЫЙ НАКАПЛИВАЮЩИЙ СУММАТОР

I

Изобретение относится к цифровой йычислительной технике и предназначается для использования в составе цифровых вычислительных машин и устройств.

Известны сумматоры параллельного действия накапливающего типа, содержащее триггерные регистры, выполненные на основе однотактных триггеров со счетными входами, схемы сквозного переноса, схемы группового ускорения переноса, логические элементы И, ИЛИ и шины управления работой сумматора 3.

Наиболее близким к предлагаемому устройству является сумматор параллельного действия, содержащий триггерный накапливающий регистр, триггерный приемный регистр, элементы -И, ИЛИ, причем в каждом разряде единичный выход триггера приемного региctpa подключен к первым входам первого и второго элементов И, ко второму входу второго элемента И

подключена шина разрешения выдачи кода из приемного регистра, а выход его соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого подключен к ВЫХОДУ переноса из г ладшего разряда, а второй - к шине разрешения сложения, выход первого элемента ИЛИ подключен к счетному входу триггера накапливающего регистра, а единичный выход триггера накапливающего регистра подключен к первому входу четвертого элемента И, ко второму входу которого подключена шина разрешения приема кода в приемный регистр из накапливающего регистра, выход этого элемента И подключен к единичному входу триггера приемного регистра, нулевой выход триггера накапливающего регистра подключен к первому сходу второго элемента ИЛИ, второй вход которого связан с шиной переноса из младшего разряда, а выход соединен

391

со вторым входом первого элемента И, выход которого является выходом переноса из данного разряда 2.

Этот сумматор лишен недостатков широко применяемых сумматоров параллельного действия накапливающегр типа, вызванных необходимостью включения на вход счетного триггера элементов временной задержки сигналов, что снижает быстродействие работы Сумматоров, усложняет его. схему и увеличивает объем оборудования. В известном сумматоре исключены, элементы задержки и повышено быстродействие работы. Однако выполнение пересылки кода из накапливающего регистра в приемный регистр, необходимое для разрешения распространения сигнала переноса, снижает его быстродействие.

Цель изобретения - повьшение быстродействия.

Указанная .цель достигается тем, что параллельный накапливающий сумматор, содержащий в каждом разряде триггер, счетный триггер, четыре элемента И и два элемента ИЛИ,причем выход триггера соединен с первым входом первого элемента И, выход которого подключен к первому входу первого элемента , второй вход которого соединен с выходом второго элемента И, а выход подключен ко входу счетного триггера, нулевой выход которого соединен с первым входом второго элемента ИЛИ, 9 единичный выход - с первым входом третьего элемента И, выход которого соединен со входом триггера, второй вход второго элемента ИЛИ соединен с первым входом второго элемента И и входом переноса в данный разряд сумматора, выход второго элемента ИЛИ соединен с первым входом четвертого элемента И, выход которого является выходом переноса из данного разряда, вторые входы первого, второго и третьего элементов И соединены с соответствующими управляющими шинами сумматора, он содержит узлы группового переноса и элементы ИЛИ, входы каждого из которых соединены с выходЬм соответствующего узла группового переноса и выходом переноса старшего разряда соответствующей группы разрядов сумматора, а выход соединен с первым входом последующего узла группового переноса, остальные входы каж174

дого узла группового переноса соединены с выходами триггеров разрядов соответствующей группы, выход каж-. дого узла группового переноса соедит

нен с третьим входом второго элемента ИЛИ старшего разряда соответствующей группы,и, кроме того, в каждый разряд сумматора введен третий элемент ИЛИ, входы которого соединены со входом и выходом триггера

соответствующего разряда, а выход подключен ко второму входу четвертого элемента И.

На чертеже представлена функциональная схема двух разрядов сумматора.

Каждый разряд сумматора содержит элементы ИЛИ 1, И 2, ИЛИ 3, счетный

0 триггер 4, элементы ИЛИ 5 И 6, И 7. триггер 8, элемент И 9Каждая группа разрядов сумматора содержит узел 10 группового переноса и элемент ИЛИ 1). Выход узла

5 10 является выходом 12 группового переноса, который вместе с выходом 13 переноса старшего разряда группы разрядов сумматора поступает в последующую группу разрядов сумматора.

Управляющие шины 1А и 16 управляют работой сумматора.

Нулевой выход триггера t подключен к входу элемента ИЛИ 1. Единичный выход триггера k соединен с первым входом .элемента И 9. Второй вход элемента И 9 подключен к шине 16,а выход элемента И 9 соединен с единичным входом триггера 8 и первым входом элемента ИЛИ 3. Единичный выход триггера 8 соединен с выходами И 6, ИЛИ 3 и с входом узла 10 группового переноса. Выход элемента ИЛИ 3 подключен к первому входу элемента И 2. Второй вход элемента И 2 соединен с выходом элемента ИЛИ 1, ко второ{му входу которого подключен выход 13 переноса предыдущего разряда сумматора, третий вход элемента ИЛИ 1 старшего разр/4да группы разрядов сумматора соединен с выходом узла

10. Выход 13 переноса предыдущего разряда также подк/ючен к первому Входу элемента И 7, втЬрой вход элемента И 7 соединен с шиной 15Второй вход элемента И 6 соединен с шиной И. Выходы олементов И 6 и. 7 подключены к входам элемента ИЛИ 5. выход которого соединен со счетным входом триггера . Рассмотрим работу сумматора при выполнении операции сложения двух чисел, представленных в двоичном коде. Будем считать, что первого слагаемого хранится в триггерах k, а код второго слагаемого - в триггерах 8. По первому временному такту (Ц) выполняется элемен) арная оЬерация первого сложения по модулю два. Для выполнения этой операции на шину 1 подается исполнительный импульс. Если в триггере 8 хранится код 1, то исполнительный импульс |по цепи элементов И 6, ИЛИ 5 поступит на счетный вход триггера k и произведет инвертирование кода, хра нящегося в этом триггере до поступления иипульса на шину k. Если в триггере 8 хранится код О, то сос тояние триггера Ц по первому времен ному такту не меняется. По второму временному такту (t2) результат первого сложения по модулю два, хранящийся в триггере 4, пересылается в триггер 8. В результате пересылки кода, хранящегося в триггере , через элемент И 9 на единичный вход Tpiiirrepa 8 происходит наложение (логическое сложение) кода второго слагаемого и результата сложения кодов по модулю два. Указанная элементарная операция необходима для обеспеченияраспространения сигнала переноса в сторону старших разрядов С целью ускорения момента начала распространения сигнала переноса еще до переключения триггера 8 в единичное состояние, в каждом разряде сум,матора единичный вход триггера 8 Соединен через элемент ИЛИ 3 с входом элемента И 2. Тем самым обес-. печивается распространение сигнала сквозного переноса практически сразу же после начала второго временного такта. Временная задержка начала фор мирования переноса разна V временной задержке сигнала одного логического элемента И. Если узлы 10 группового ускорения переноса обеспечивают распространение сигнала «i-Tv,, переноса за время где t - длительность исполнительногр импульса, равная времени надежного переключения триг геров сумматора; , - временная задержка одного логического элемента И, 17 то время pacпpoctpaнeния переноса можно совместить с пересылкой кода из триггеров 4 в триггере 8 (из накапливающего регистра в приемный регистр). В данном сумматоре формирование сквозного переноса осуществляется в соответствии с логическим соотношением) CA,vVB,.t), где Pf,, перенос, поступивший из младшего разряда; В - код в триггерах k (накапливающего регистра) - код в триггерах 8 (приемного регистра); t а - второй временной такт. По третьему временному такту ,,(tjj) выполняется второе сложение по мо ду/ж) два. Для выполнения .этой элементарной операции на шину 1$ подается исполнительный импульс. В тех разрядах сумматора, куда поступил сигнал сквозного переноса, исполнительный импульс по цепи элементов И 7, ИЛИ 5 поступит на счетный вход триггера Ц и проинвертирует его состояние. Если в данный разряд сумматора не поступил сигнал переноса. То состояние триггера k не изменяется. Работа сумматора описывается следующими логическими соотношениями: S (B,®A,-)t,; S ()t2; (p. ) (); s ()t3 де S- . - результат первого сложения по модулю два (полусумма) в i-TOM разряде; -результат наложения .кодов,,хранящихся в накапливающем и- приемном регистрах. -результат второго сложения по модулю два (сумма), -временные такты, по которым выполняются элементарные операции. Операция вычитания кодов выполяется аналогично операции сложеия. Отличие состоит только в том, то.до первого временного такта остояние триггеров 8 (приемного егистра) инвертируется (схема е приводится). Предлагаемый сумматор требует на выполнение операции сложения тол ко трех временных тактов, а в извес ном введении узлов группового переноса) практически.при том же объеме оборудования для той же операции требуется время, равное четырем временным тактам. Повышение быстродействия достигается за счет совмещения операций пересылки кодов и распространения сигнала переноса. Кроме того, усовершенствование сумматора обеспечивает начало формирования и распространения сигнала переноса практически сразу же после выполнения элементарной операций первого сложения по модулю два. К особенностям данного сумматора следует отнести управление работой узлами группового переноса единичны ми выходами триггеров приемного регистра. При 3TOf снижается нагрузка на триггеры накапливающего регистра что в общем случае ведет к некрторому снижению времени его переключения, т.е. к повышению быстродействия. Кроме того, повышается эффективность работы схем группового ускорения переносов за счет выполнения элементарной операции логичес кого наложения кодов, хранящихся в накапливающем и приемном регистрах, так как вероятность появления кода 1 в двух триггерах одного и того же разряда а два раза выше чем в одном триггере накапливающего регис ра. Формула изобретения Параллельный накапливающий сумма тор, содержащий в каждом разряде триггер, счетный триггер, четыре элемента И и два элемента ИЛИ,причем выход триггера соединен с первы входом первого элемента И, выход ко торого подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, а выход подключен ко входу счетного триггера, нулевой выход которого соединен с первым входом второго элемента ИЛИ, а единич- ный выход - с первым входом третьего элемента И, выход которого соединен со входом триггера, второй вход второго элемента ИЛИ соединен с первым входом второго элемента И и входом переноса в данный разряд сумматора, выход второго элемента ИЛИ соединен с первым входом четвертого элемента И, выход которого является выходом переноса из данного разряда, вторые входы первого, второго и третьего элементов И соединены с соответствующими управляющими шинами сумматора, отличающийся тем, что, с целью повышения, быстродействия, сумматор содержит узлы группового переноса и элементы ИЛИ, входы каждого из которых соединены с выходом соответствующего узла группового переноса и выходом переноса старшего разряда соответствующей группы разрядов сумматора, а выход соединен с первым входом последующего группового переноса, остальные входы каждого узла группового переноса, остальные входы каждого узла группового переноса соединены с выходами триггеров разрядов соответствующей группы, выход каждого узла группового переноса соединен с третьим входом второго элемента ИЛИ старшего разряда соответствующей группы, и, кроме того, в каждый разряд сумматора введен третий элемент ИЛИ, входы которого соединены со входом и выходом триггера соответствующего разряда, а выход подключен ко второму входу четвертого элемента И. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР iw 238890, кл. G 06 F 7/50, 1968, 2.Авторское свидетельство СССР ff 53Т157, кл.С 06 F 7/50, 197. (прототип).