Изобретение относится к вычислитель ной технике и может быть применено в устройствак, содержащих два синхронно и параллельно работающих двоичных счет чика например в канале обмена данными ЭВМ. Известен счетчик импульсов с контро лем (мцибок, содержащий разрядные пересчетные ячейки,. в .котором контроль двоичного счетчика импульсов осуществляется путем сравнения контрольного кода четности содержимого разрядных пересчетных ячеек с кодом четности, вычисленным специальной схемойД. Для уменьшения времени контроля и локали зации ошибки в него введены схемь задержки, сбъединения импульсов записи единиц и переполнения, функциональных узлов пс а ядного контроля формирования сигнала ошибки и фиксации мест неисправности. Недостатком известного устройства является отсутствие возможности автоматически исправлять ошибки непосредственно в ходе работы счетчика. Известен также двоичный счетчик с контролем ошибок, который содержит последовательно соединенные двоичные ячейки, блоки поразрядного контроля, состоящие из блоков контроля смены состояний, каждый из которых включает логические элементы И, элементы задержки, элементы ИЛИ и И, блока контроля отсутствия импульсов с данной ячейки, включаемого логические элементы ИЛИ и И, и блока контроля ложных импульсов, состоящего из логических элементов И, ЗАПРЕТ и формирователя импульсов 2. Входы блоков контроля смень состояний подключены к соответствующим выходам двоичных ячеек, а выходы соединены с входами блока формирования сигнала ошибки„ Элемент задержки включен между выходами счетчика и соответствующим входом блока поразрядного контроля последней двоичной ячейки. Причем каждый блок контроля смены состояний состоит из логических элементов И, входы которых непосредственно и через элементы задержки соединены с выходами данной двоичной ячейки и логического элемента ИЛИ, входы которого соединены с выходами логических элементов И. Один вход элемента И блока контроля смены состояний соединен с выходом ло гического элемента ИЛИ, а другой через дополнительный элемент .задержки - с входом данной двоичной ячейки. Причем входы логического элемента И блока ко} трапя отсутствия импульсов с данной ячейки соединены с выходами блока поразрядного контроля последующей двоичной ячейки и с логическим элементом ИЛИ, а в блоке контроля ложных импульсов логический элемент ЗАПРЕТ соединен с выходом логического элемента И и через формирователь импульсов - с выходом данной двоичной ячейки. Известное устройство работает следующим образом. При счете на вход устройства поступают импульсы. Разрядные пёресчетные ячейки последовательно уста нарзливаются Б положения I и О вход ными импульсами либо импульсами переноса с выхода предьщущей пересчетной ячейки. Блоки поразрядного контроля осу ществляют контроль за работой пересчет ных ячеек так, что при нормальной работе пересчетной ячейки сигналы на первы трех выходах блоков отсутствуют, а при наличии каких-либо ошибок в работе пе- расчетных ячеек, в зависимости от харак тера ошибки, на соответствующем выходе блока поразрядного контроля появляется сигнал. Блоки поразрядного контроля сиг нализируют о наличии следующих ошибок в работе пересчетных ячеек: отсутствие перехода пересчетной ячейки из одного состояния в другое при наличии на счетном входе ячейки сигна- ла} наличие сигнала переноса на выходе ячейки при отсутствии перехода ячейки из состояния в состояние отсутствие сигнала переноса на выхо де ячейки при переходе ячейки из состоя ния в состояние О. Однако это устройство не обеспечивае автоматического исправления ошибок не- посреаственно в ходе работы счетчика, Цель изобретения - автоматическое исправление сшибок непосредственно в ходе работы счетчика и его упрощение. Для этого в предлйг-аомый двоичный счетчик импульсов с контролем ошибок, содержащий два синхронно работающих счетчика с последовательно соединенными двоичными триггерами ячейками, блоки поразрядного контроля, состоящие из элементов И и ИЛИ, образующих три пары элементов равнозначности, причем выходы первой пары элементов равнозначности соединены с соответствующими входами элементов И третьей пары элементов равнозначности, вторые входы которых подключены к соответствующим выходам второй пары элементов равнозначности, входы элементов И которой соединены с соответствующими выходными шинами триггерных ячеек счетчиков, в каждый блок поразрядного контроля введены трип, гер признака с двумя входными элементами И, два корректирующих элемента И, два элемента ИЛИ, элемент ИЛИ-НЕ и два триггера формирования единичных сигналов переноса, единичный выход перзого триггера формирования единичных сигналов переноса соединен с первыми входами первых элементов И элементов равнозначности первой пары, вторые входы которых соединены с единичным и нулевым выходами второго триггера соответственно, нулевой выход первого триггера подключен к первым входам двух других элементов И первой пары элементов равнозначности, вторые входы которых соединены с нулевым выходом второго и единичным выходом первого iтриггеров формирования едини%1ых сигналов переноса соответственно, третьи входы первого и второго элементов И первого и второго элементов равнозначности третьей пары подключены к нулевому выходу триггера признака, а третьи входы второго и первого элементое И этой же пары к единичному выходу триггера признака, первые входы входных элементов И котсфого соединены с соответствующими выходами второй пары элементов равнозна- ности, а вторые входы - с нулевыми входами триггеров формирования единичных сигналов переноса и с входной шиной, входы триггера признака соединены с выходами его входных эле- ментов И, выходы третьей пары подключены к входам элемента ИЛИ-HEi выход которого соединен со вторыми входами корректирующих элементов И, к первым вхоаам KOTopbtx подключены выходы трнггерных ячеек- контрольных разрядов счетчиков соответственно, а выходы корректирующих элементов И подключены ко вторым входам зшементов ИЛИ, выходы которых подключены к единичным входам соответ ствующих триггеров формирования единичных сигналов переноса. На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг. 2 - его место и связи с элементами двоичного счетчика импульсов, Двоичный счетчик импульсов содержи триггерные ячейки 1 и 2 первого и второго двоичных счетчиков; триггерные ячейки 3 и 4 контрольных разрядов пер вого и второго счетчиков; корректирующие логические элементы И 5 и 6 перво го и второго счетчиков; логические элементы ИЛИ 7 и 8 в цепях переноса пер вого и второго счетчиков соответственно вход 9 счетчиков; шины 10 и 11 сигналов переноса второго и первого счетчиков соответственно; единичный 12 и нулевой 13 выходы ячеек второго счетчика; единичный 14 и нулевой 15 выходы ячеек первого счетчика; шины 16 и 17 корректирующих сигналов второго и первого счетчиков соответственно; шины 18 и 19 сигнала индивидуального контроля второго и первого счетчиков; блок 20 поразрядного контроля с выходной шиной 21; триггеры 22 и 23 формирования единичных сигналов переноса П|, П,и.,П первого и второго счетчиков соответственно; элементы И 24-27; элементы ИЛИ 28 и 29 первой пары элементов равнозначности, элементы И ЗО-ЗЗ, элементы ИЛИ 34 и 35 второй пары элементов равнозначности, входные элементы И 36 и 37 триггера признака триггер 38 признака, фиксирующий относительное состояние одноименных разрядов счетчиков в предьщущем такте; элементы И 39-42; элементы ИЛИ 43 и 44 третьей пары элементов равнозначности; шины 45 текущего сигнала равно значности; шина 46 текущего сигнала неравнозначности- единичный 47 и нулевой 48 выходы триггера признака; шины 49 и 50 единичных сигналов 2П и in соответственно; единичные выходы 51 и 52 триггеров формирования единич ных сигналов переноса; нулевые выходы 53 и 54 этих же триггеров; элемент ИЛИ-НЕ 55. Причем выходнэя шина 51 триггера 22 подключена к первым входам элементов И 24 Ч -26, вторые входы которых соединены с выходами 52 и 54 триггера 23 соответственно. Выход 53 триггера 22 подключен к первым входам элементов И 25 и 27, вторые входы которых соединены с выходом 54 триггера 23 и выходом 53 триггера 22 соответственно. Выходы элементов И 26 и 27 подключены к входам элемента ИЛИ 29, выходная шина 50 которого соединена с первыми входами элементов И 39 и 40, выходы которых соединены с входами элемента ИЛИ 43. Выходы элементов ИЛИ 43 и 44 подключены к входам элемента ИЛИ-НЕ 55, выходная шина 21 которого соединена со вторыми входами элементов И 5 и 6, к первым входам которых подключены соответственно шины 1 9 и 18 триггерных ячеек контрольных разрядов первого и второго счетчиков соответственно. Выходные шины 17 и 16 элементов И 5 и 6 подключены к вторым входам элементов И 7 и 8 соответственно, к первым входам которого подключены соответственно выходньте шины 14 и 12 триггерных ячеек (к-1)ого разряда. Выходная шина 11 элемента ИЛИ 7 подключена к единичным входам триггеров 1 и 22, а выходная шина 10 элемента ИЛИ 8 - к единичным входам триггеров 2 и 23. Входная шина 9 подключена к нулевым входам триггеров 22 и 23 и ко вторым входам 9 элементов. И 36 и 37, выходы которых соединены соответственно с единичным и нулевым входами триггера признака 3 единичный выход 47 которого подключен к третьим входам элементов И 4О и 41, а нулевой выход 48 - к третьим входам апементов И 39 и 42. Единичный выход 14 триггерной ячейки 1 соединен с первыми входами элементов И ЗО и 33, а нулевой выход 15со вторыми входами элементов И 31 и 32. Единичный выход 12 триггерной .ячейки 2 к-юго разряда соединен со вторым входом элемента И ЗО и первым входом элемента И 32, а нулевой выход 13 - с первым входом элемента И 31 и вторым входом элемента И 33. Выходы апементов И ЗО, 31 подключены к входам элемента ИЛР1 -34, выходная Шина 45 которого соединена со вторыми входами ачементов И 39 и 41 и первым входом элемента И 36. Выходы элементов И 32 II 33 подключены к входам элецента ИЛИ.35, выходная шина 46 ко-
Toporo соединена со вторыми входами элементов И 40, 42 и с первым входом . элеменга И 37.
Трп-ггерь 22 и 23 ):1угот опииьчиые снгиалы lij, П2, cooTBercTBjaomiie наличию и rij, ri2 отсутствию сигналов переноса из {к--1)ого разряда в первом и во втором счетчиках соответственно, Элемент И 24 выделяет единичный сигнал, соответствующий одновременному пояшшнию сигналов П.Пр, а элемент И 25 - еднничньЕй сигнал, соответствующий одновременному наличию сигналов П По в данном такте. Поступление на вход элемента ИЛИ 28 выходного сигнала элемента И 24 или элемента И 25 обеспечивает единичный сигнал 2П на шине 49, Схема равнозначности на элементах 26, 27 и 29 формирует единичный сигнал 1П на шине 50, соответствующий наличию в данном такте сигнала нереноса из () разряда только в одном из счетчиков. Узлы равнозначности второй пары вырабатывают единичные сигналы (равнозначность)- и Н (неравнозначость). соответствующие равнозначному (неравнозначлому) состоянию одной пары одноименных разрядов первого и второго счетчиков. Схема на-элементах ЗО, 31 и 34 вырабатывает сигнал Р, схема на элементах 32, 33 н 35 - сигнал Н. Единичный сигнал Р по. шине 45 поступаетна элемент И 36 и на элементы И 39 и 41 третьей пары элементов равнозначности, а сигнал Н по шине 46. на элемент И 37 и элементы И 4О и 42 третьей нары элементов равнозначности. Счетный импульс в каждом такте разрешает прохоищение сигналов Р, Н на единичный и нулевой входы триггера признака 38 соответственно. Последний запоминает сигнал , наблюдаемый, в {гг-1)-ом такте для сравнения его с сигналами Р ( ступающими по шинам 45 и 46 в гь-ом такте. (Индексы , а указывают номер такта, в котором сформированы сигналы Р (Н). Третья пара элементов равнозначности обеспечивает сравнение сигналов 1 (Н) с сигналом F (Hf) в зависимости от наличия сигналов 2П (1П) и выработку контрольных.сигналов на выходе элементов ИЛИ 43 и 44, откуда они поступают на элемент ИЛИ-НЕ ,55. При наличии сбоя в разряде одного из счетчиков на выходе элемента ИЛИ-НЕ 55 формируется сигнал ошибки, который JIO 21 поступает на входы элемен-
гов и 5 и 6, на вторые входы элементов 4, 5 и 6 поступают сигналы ошибки триггсрных ячеек 3 и 4 соответственно. С выхода элемоитоп И о и 6 снимаются сигналы коррекнии. Элементы ИЛИ 7 и
8служат для объединения сигналов переноса, поступающих из (к-1) разрядов по
выходным шинам 14 и 12, и сигнализайии коррекции.
Приндип работы счетчика основан на
- анализе состояний одноименных разрядов двух синхронно работающих двоич ных счетчиков, исходное состояние которых может быть различным (одинаковым) .относительно друг друга, на предмет равнозначности, Причем, если в (п-1)ом такте в к-ом разряде счетчиков наблюдается равнозначность (неравнозначность) ив п -омтакте из (к -1)-ого, .разряда поступают сигналы переноса в к-ый разряд в обоих счетчиках, либо сигналы переноса отсутствуют, т. е, вырабатывается сигнал 2П, то относительное состояние разрядов счетчиков не изменяется, а- если в п-ом такте поступает сигнал переноса из(к-1)-ого разряда в к-ый разряд только в одном из счетчиков, т, е. вырабатывается сигнал 1П,
то относительное состояние к-го разряда счетчиков изменяется на противс по- ложное (см. таблицу). По входной шине
9на нулевые входы триггеров 22 и 23 поступают счетные импульсы, в резуль.-
тате чего в каждом такте с их нулевых выходов будут сниматься единичные сигналы n.ng соответственно. Если в каком-то такте по шинам 11 и 10 на единичные входы триггеров 22-, 23 -посту-
пает сигнал переноса из (к-1)-ого разряда (для первого разряда это счетный импульс, который всегда поступает на единичные . входы) , то соответствующий триггер устанавливается в единичное
состояние и на его выходе сформировывается единичный сигнал ПЛП2}.
В зависимости от поступления сигналов переноса в к-ый разряд из (к-1)- ого разряда первая пара схем равнозначности формирует сигнал 20, соответствующий одновременному наличию (отсутствию) сигналов переноса в к-ом разряде обоих счетчиков, о чем свидетельствуют сигналы П., П2(П,,,П2) либо сигнал 1П, соответствующий наличию сигнала переноса е к-юм разряде только в одном из счетчиков, о чем свидетельствует появление на входе первой пары схем равнозначности сигналов П(,Пд (П, ,П2). D триггере признака. 38 в это время находится информация об относительном состоянии (равнозначность или неравнозначность) к-юго разряда счетчиков в {п-1) такте; в виде сигна- лов (), выработанных второй парой схем равнозначности. В п-юм такте вторая пара схем равнозначности выделяет новую информацию об относительном состоянии к-го разряда счетчиков в виде сигналов F (Н), а первая пара схем равнозначности формирует сигнал 2П (1П). При одновременном поступ лении сигналов F (Н), Р (Н,) и 2П (1П) в соответствующем сочетании на третью пару схем равнозначности на выходе элемента ИЛИ 43 (44) вырабатываеся сигнал контроля. На выходе же блока поразрядного контроля сигнал отсутствует, что свидетельствует о правильной работе счетчиков. При возникновении ошибки в к-юм разряде одного из счетчиков или в различных разрядах обоих счетчиков в соответствующем блоке поразрядного контроля вырабатывается сигнал ошибки, который по шине 21 поступает на элементы И 5 и 6 своего разряда счетчиков. На элемент И 5 {6) поступает также сигнал ошибки со схемы индивидуального контроля счетчика, в котором произошел сбой. В результате этого на шинах 16 (17) формируется сигнал коррекции, которыйi пройдя через элементы ИЛИ 7 (8), устанавливает триггерную ячейку в правильное состояние .
При Та ство, ление боты мечание. 1- варианты исходных и текущих состояний разряда счетчиков. 2- номер счетчика; 3- содержимое к-го разряда счетчиков в исходном состоянии; 4- признак соотнощения разрядов (Р - равнозначность, Н - неравнозначность) в исходном состоянии; 5- значение сигналов переноса их (к-1)-го в к-ый разряд; 6- состояние к-го разряда после поступления в него сигнала переноса; 7- признак соотношения разрядов после поступления сигналов переноса. им образом, предлагаемое устрой-надежность цифровых устройств, сообеспечивая автоматическое исправ- .держащих два синхронно работающих ошибок непосредственно в ходе ра.-счетчшш, например, канала вводасчетчика, позволяет повыситьвывода. Формула изобретения Двоичный счетчик импульсов с контролем ошибок, содержащий два CHFixpoH- но работающих счетчика с последователь™ но соединенными пвоичгилми триггерными ячейками, блоки поразрядного контроля, состоящие из элементов И и И/1И, образующих три пары элементов равнозначнос ти, причем выходы первой пары элементо равнозначности соединены с соответствую щимн входами элементов.- И третьей пары элементов равночзнашюсти, вторые входы которых пощспючены к соответствующим выходам второй пары элементов равно знашости, входы элементов И которой соединены с соответствующими выходными шинами триргерных ячеек счетчиков, отличающийся тем, что, с целью aвтo дaтичecкoгo испрахзления ошибок непосредственно в ходе работы счетчика и упрощения, в каждый блок поразрядного контроля введены триггер призна ка с двумя входными элементами И, два корректирующих элемента И, два элемента ИЛИ, элемент ЙЛИ-ЫЕ и два триггера формирования едини шых сигналов переноса, единичный выход первого триггера формирования единичных сигналов переноса .соединен с первыми входами первых элементов И элементов равнозначности первой нары, вторые входы кото-рых соединены с единичным и нулевым выходами второго триггера соответствен но, нулевой выход первого триггера подключен к первым входам двух других элементов И первой пары элементов равнозначности, вторые входы которых сое- Д1шены с нулевым выходом второго и единичным выходом первого триггеров формирования единичных сигналов переноса соответственно, третьи входы первого и второго элеме 1тов И первого и второго элементов равнознащюсти третьей пары подключены к нулевому выходу триггера признака, а третьи входы второго и первого элементов И этой же пары подключены к единичному выходу триггера признака, первые входы входных элементов И которого соединены с соответствующими выходами второй пары элементов равнознаО1ости, а вторые входы - с нулевыми входами триггеров формирования единичных сигналов переноса и с входной шиной, входы триггера признака соединены с выходами его входных элементов И, выходы третьей пары элементов равнозначности подключены к входам элемента ИЛИ-НЕ, выход которого соединен со вторыми входами корректирующих элементов И, к первым входам которых подключены выходы триггерных ячеек контрольных разрядов счетчиков соответствепно, а выходы корректирующих элементов И подключены ко вторым входам элементов ИЛИ, выходы которых подключены к единичным входам с тветстБующих триггеров формирования единичных сигналов переноса. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство № 315294,.Н 03 К 21/34, 1971. 2.Авторское свидетельство № 520714, Н 03 К 23/04, 1976 (прототип).
