Множительное устройство Советский патент 1978 года по МПК G06G7/161 

(54) МНОЖИТЕЛЬНОЕ УСТРОЙСТЮ

Изобретение относится к вычислителшой технике и может быть применено в аналоговых и аналогб-цифровых вычислительных машинах, в приборах и устройствах автоматики, измерительной техники и в ряде устройств, в которых возникает необходасмостъ вьтошюния операции пере1 шожения.

Известно устройство умножения времяимпульсного н временното типа, которые содержат интегратсф, компаратор, амплитуднь модупятор, сигналов сомножителей, ршш -из которых подсоедини к входу интегратора, а другой - к входу комтаратора, при этом средаее значение напряжения на выходе пропорционально произведению входных сипШюв сомножителей 1.

Однако для обеспечения перемножения потенвдально связанньк с общей то(Екой схемы сигналов в качестве истошика сигнала сомножителя, подсоедщенного к входу ампяитудаого модулятора, используется д(Я1ОШИ1ел1|ЯЬ й операционный усилитель, П-о усложняет схему и увеличивает потреб}к«яе от источника сигнала. Кроме того зти устройства обладают сярамячеииой тотаостыо за счет погрешности, вносимой

дрейфом интегратора шнретио-импульсного модулятора, образованного последовательным соедннением интегратора н компаратора.

Наиболее близким к изобретению техническим решением является множителшое устройство, содержащее 1штегратор, вход которого соединен с первым входом устройства, а выход - с первым входом компаратора, второй

вход соединен с вторым входом устройства, а выход компаратора подключен к входу интегратора, и к управляющему входу фазочувствительного выпрямителя, вход питания которого подключен к выходу интегратора, а выход - к вьиоду устройства)

Свойственная этому устройству ограниченная тофость вьшолнения операции умножения объяоиется основной составляющей статической

погрешности т{тегратора, неидеальная работа которого обусловлена возникновением напряжения на выходе последнего от дрейфа нуля силителя, а также от изменения выходного апряжения интетратора при подаче на его вход

сигнала X - ± 108 (при У - 0). Если среднее значение напряжения на выходе интегратора ивых.ср.и КУ d ,(1) то среднее значение напряжения-на выходе фазочувствительного выпрямителя равно ивых.ср.фив. К(ух + 5-х)(2) Оииибка выполнения операции умножения за висит как от значе шя d , так и от значения X и может достигнуть значительной величины. Целью, изобретения является повьп11е}1ие точности устройства умножения. Достигается это тем, что устройство содержит фильтр и сумматор, примем вход фильтра подключен к выходу интегратора, а выход к первому входу сумматора, выход которого соединен с вторым входом компаратора, второй вход сумматора соединен с вторым входом устройства. На чертеже представлена структурная схем устройства умножения. В предлагаемом множительном устройстве источник сигнала сомножителя X подсоединен к входу интегратора 1, выход которого подклю чен к входу компаратора 2, соединенного с входом интегратора 1. Источник сетнала сомножителя У подсоед1шен к входу компаратора 2 и к входу сумматора 3, к другому входу которого подсоединен выход фильтра 4, а выход сумматора 3 соединен с входом компаратора 2. Вькод интегратора 1 соединен с входом фильтра 4 и входом фазочувствительного выпрямителя 5, управляющий вход которого подключен к выходу компаратора 2. Устройство работает следующим образом. При отсутствии сигналов сомножителей компаратор 2 находится в одном из двух устой чивых состояний, например, UK- Это приводит к появлению на выходе интегратора 1 линейнорастущего напряжения, при достижении кото-, рым порога срабатывания компаратора 2 послед ний регенеративно переходит в состояние UKВыходное напряжена Ш1тегратора 1 теперь линейно падает до величины порога срабатывания компаратора 2, при достижении котефого компа ратор вновь переключается Среднее значение вы ходного напряжения интегратора 1 выдел;яется на выходе фильтра 4 и определяется как тгТ)2т f, rTj2Т1 - J U(t)di j )(t)di оt- При равенстве нулю сигналов сомножителей порог срабатывания компаратора 2 при положительном на фяжении на выходе , а при отрицате;п ном - и,. - UQ. Если Т - период сигнала на выходе интегратора 1, то идеальное изменение выходного напряжения Ш1тефатора в интервале (О, Т/2) при равенстве нулю сигналов сомножителей определяется в виде U,(t) и(0,Т/2) -Uo + 4 а в интервале (Т/2, Т) - U2(t) и(Т/2, Т) 3Uo - 4 ot При этом среднее значение напряжения на выходе интегратсра 1 должно быть равным нулю. Если по каким-либо причинам среднее значение нагфяжения интегратора 1 отклонилось от нуля на величину (5 , то оно повторяется на выходе сумматора 3, при равенстве нулю сигнала 1/ и приводит к изменению порога фабатывания, который при положительном напряжении на вькоде компаратора 2 О1феделяется, как Uo Ue + Ку5, а при отрицательном Ue..-Uo + Куб Среднее значение выходного напряжения интегратора 1 определяется из соотношения -вых.ср.н. К5 а при выборе надлежащим образом значения К равно нулю, т. е. значению которое необходимо для точного функционирования усфойства. Напряжение на выходе фазочувствительного вьшрямителя 5 jCUo- K cf) (-.) 2UK. 2UK ВЫХ cf 4Uo ()l При неравенстве нулю сигналов сомножителей и отклонения, вследствие помех выходного напряжения инте1ратора 1 на величину 5, пороги срабатывания компаратора 2 определяют ся из соотношений Uot - Ue + КуУ -ь Ку5, Uo, -Uo + КуУ + Куб А среднее значение напряжения на выходе интегратора 1 Ucp.«.-4KvcfT Kv VT-K,J-T) будет пропсф1шонально значению сомножителя у. Поэтому среднее значение напряжения на выходе фазочувствительного вьшрямителя 5 не зависит от величины б - отклонения напряжения на вькоде интегратора 1 и определяется из соотношения -к X Гт(,,) Bbucp 2() TC-Up K.,) T(,,V4Kvcf)2 2() (UK ) T(K,V4K J-U/| K,K, 2() J u« которое не зависит от ощибки, вызванной отклонением вследствие помех среднего значения