Синхронный детектор Советский патент 1978 года по МПК H03K9/04 

Изобретение относится к радио- и электроизмерительной технике и может быть использовано в фазочувствительных, амплитудных вольтметрах, в устройствах выделения синфазной и квадратурной соетавляюших напряжения и др.

По основному .авт. св. № 541282 иэвестный сь.«ронных детектор, содержащий последовательно соединенные первый ключ, операционный усилитель и второй ключ, а также запоминающие конденсаторы, подключенные к выходам ключей, формирователь, вход которого соединен с источником опорного сигнала, и триггер вход которого соединен с выходом формирователя, а выходы подключены соответственно к управляюшим входам ключей.

Однако известное устройство характеризуется низким быстродействием.

Цель изобретения - повышение быстро действия.

Для достяжеиия поставленной цели в синхронный детектор, содержащий последовательно соединеннь е первьгй аналоговый ключ, операционный усилитель и второй аналоговый ключ, запоминающие конденсаторы, подключенные к выходам ключей, и формирователь вход которого соединен с источником опорного сигнала, и счетный триггер, вход которого соединен с выходом формирователя, а выходы подключены соответственно к управляюшим входам ключей, введены второй операционный усилитель, 1сумматор,-, третий и четвертый аналоговые ключи, причем вход второго операционного усилителя через запоминающий кондесатор соединен с землей, а через третий аналоговый ключ с входом детектора, выход операционного усилителя через четвертый аналоговый ключ соединен с оцним из входов сумматора, другой вход которого соединен с выходом второго аналогового , а управляющие входы третьего и четвертого аналоговых ключей соединены соответственно с инверсным и прямым выходами счетного триггера.

Схема устройства преаставлена на чертеже. Предлагаемый синхронный детектор содержит аналоговые ключи 1-4; формирователь 5; запоминающие конденсаторы 6 и 7; операционные усилители 8 к 9; счетный триггер Ю; аналоговый сум матор 11. Синхронный детектор работает следую шим образом. Формирователь 5 из опорного напряжения и 2 формирует прямоугольные импушзсы, которые поступают на счетный вход триггера 10. На Q и инверсном W выходах триггера формируются импульсы с длительностью, равной периоду опорного сигнала Ug . Управление аналоговыми ключами 14 осуществляется с выходов Q и Q триггера так, что когда открыты ключи 1 и 4, ключи 2 и 3 закрыты. Когда ключ 1 открыт, напряжение на конденсаторе 6 повторяет входное напряжение U , при этом ключ 3 закрыт и напряжение на. первом входе суммато. ра 11 равно нулю. В это время ключ 4 открыт и на вто рой вход сумматора поступает напряжение с конденсатора 7, .соответствующее амплитуде входного напряжения U и фазовому сдвигу между опорным и входным напряжениями, которое запоминается в момент размыкания ключа 2. В следующий период опорного напряжения закрывается ключ 1, на конденсаторе 6 запоминается напряжение и через оркрытый ключ 3 псютупает на первый вход сум матора. В это время на втором входе напряжение равно нулю, так как закрыт ключ 4, а входное напряжение через открытый ключ 2 поступает на конденсатор 7. В результате на выходе сумматора в любой момент времени напряжение соответствует амплитуде и фазовому сдвигу измеряемого напряжения U относительно опорного Uj2 При изменении амплитуды или фазы напряжения U напряЖени е На выходе сумматора изменяется уже в следующем периоде опорного напряжения, в отличие от известного решения, в котором напряжение на выходе детектора изменялось только во втором периоде опорного напряжения. При этом пог - решность детектирования не изменяется. Таким образом, предлагаемое изобретение позволяет повысить быстродействие синхронного детектора в 2 раза, что позволит повысить точность детектирования амплитудно-модулированных сигналов. Формула изобретения Синхронный детектор по авт. св. № 541282, отличающийся тем, что, сз целью повышения быстродействия, в него введены вторсй операционный усилитель, сумматор, третий и четвертый аналоговые ключи, причем вход второго операционного усилителя через запоминающий конденсатор соединен с землей, а через третий аналоговый ключ - с входом детектора, выход операционного усилителя через четвертый аналоговый ключ соединен с одним из входов сумматора, другой вход которого соединен с выходом второго аналогового ключа, а управляющие входы третьего и четвертого аналоговых ключей соединены соответственно с инверсным и прямым выходами счетного триггера.