Устройство цифрового задания трехфазного напряжения Советский патент 1978 года по МПК H03K13/20 

Описание патента на изобретение SU621090A1

(54) УСТРОЙСТВО ЦИФРОВОГО ЗАДАНИЯ ТРЕХФАЗНОГО НАПРЯЖЕНИЯ

Похожие патенты SU621090A1

название год авторы номер документа
Устройство для управления 3-фазным инвертором 1979
  • Кочергин Валерий Иванович
SU1039014A1
Вентильный двигатель 1980
  • Кочергин В.И.
  • Данков Г.Б.
SU944472A2
Электропривод переменного тока 1979
  • Кочергин Валерий Иванович
SU961087A1
Устройство для управления инвертором 1977
  • Кочергин Валерий Иванович
SU653723A1
Устройство для управления инвертором с широтно-импульсной модуляцией 1984
  • Кочергин Валерий Иванович
SU1711306A1
Электропривод с вентильным двигателем 1979
  • Кочергин Валерий Иванович
  • Лекарев Анатолий Федорович
  • Кульбицкий Сергей Валерьевич
SU807457A2
Устройство для управления многофазным инвертором 1978
  • Кочергин В.И.
SU955837A1
Устройство для управления трехфазным мостовым инвертором 1978
  • Кочергин Валерий Иванович
  • Кирсанов Сергей Константинович
  • Баранов Николай Сергеевич
SU752750A1
Электропривод 1979
  • Кочергин Валерий Иванович
SU788326A1
Способ управления вентильным двигателем и устройство для его осуществления 1979
  • Кочергин В.И.
  • Лекарев А.Ф.
  • Баранов Н.С.
  • Завестовский С.А.
SU807973A1

Иллюстрации к изобретению SU 621 090 A1

Реферат патента 1978 года Устройство цифрового задания трехфазного напряжения

Формула изобретения SU 621 090 A1

Изобретение относится к технике преобразования цифровой величины в аналоговую, а именно в трехфазное напряженке с формой, близкой к синусоидальному зако ну широтно-импульсной модуляции, « пред назначается для использования в следяццерегулируемых электроприводах, которые управляются от цифровых вычислительных устройств.

Известны преобразователи цифрового сигнала в трехфазное напряжение с формой, близкой к синусоидальному закону широтно-импульсной модуляции (ШИМ), в которых выходные шины делителя частоты соединены с входом триггерной кольцевой схемы, выходы которой управляют ключевыми элементами трех блоков получения синусоидальных сигналов фаз i.

Выходы блоков синусоидальных снгналов соединены с первыми входными шина- мн трех компараторов, вторые входы которых соединены с выходной шиной генератора пилообразного напряжения, управляемого с промежуточнойшины делителя ч.астоты.

Основным недостатком данного устройства является наличие весовых сопротивлений во всех звеньях, что не позволяет получить малое потребление энергии и выполнить схему в интегральном исполнении.

Наиболее близким к предлагаемому является устройство, в котором выходные шины кольцевого триггериого делителя через весовые сопротивления соединены с входами трех линейных усилителей и через диоды с прямым и инверсным выходами усилителя, управляющего амплитудой эталонных синусоидальных сигналов, выходные шины линейных усилителей поступают на Входные шины трех схем сравнения, вторые входы которых соединены с выходной шиной генератора пилообразного напряжения 2j .

Здесь так же используется большое количество весовых сопротивлений, что определяет сложность их интегрального исполнения, и сравнние синусоидальных сигналов с пилообразным напряжением выполняется на схемах, которые имеют иэмен5пощиеся от условий внешней среды уровни срабатывания. Однако дискретный способ преобразованийР в известном устройстве использует ся в сочетании с аналоговым, что не обеспечивает высокой помехозащищенност и надежности. Цель изобретения - повышение точности, помехозащищенности и надежности, Это достигается тем, что в устройство цифрового задания трехфазного на-. пряжения, содержащее счетчик импульсов вход которого соединен с шиной стабильной частоты, реверсивный счетчик импульсов, вход которого соединен с шиной задания частоты выходного напряжения, блок умножения, первый вход которого соединен с входными шинами цифрового задания величины выходного напряжения, и в логический блок введены три блока сравнения, выходы которых соединены с первым, вторым и третьим входами логического блока соответственно, первые входы первого и второго блоков сравнения соед1)нены с прямым и обратным вы дами блока умножения, а первый вход третьего ока сравнения соединен с ши-i ной цифрового задания величины выходного напряжения, а вторые входы всех блоков сравнения соединены с выходом счетчика импульсов, причем выходы мл адших разрядов реверсивного счетчика :сое динены со вторым входом блока умножения, а выходы старшего трехфазного раз ряда этого счетчика соединены с четвер| тым, ПЯТЫМ и шестым входами логическ го блока, выходы которого соединены с шинами выходного сигнала. На фиг. 1 приведена структурная элек трическая схема предлагаемо устройст ва; на фиг. 2 - временная диаграмма ег работы. Шина 1 стабильной частоты соединена входом счетчика импульсов 2, выход которого соединен со вторыми входами трех блоков сравнения 3, 4 и 5. Выходы последних; соединены с первым, вторым третьим входами логического блока 6. Шина 7 задания частоты выходного напряжения соединена- с входом реверсивного счетчика 8, в котором вьщелены . последовательно соединенные младшие 9 и старший 10 разрядьи Цифровые выходу младших разрядов 9 поступают на второй вход блока умножения 11, первый вход которого соединен с шиной 12 цифрового задания величины выходного напряжения Шина 12 соединена также с первым входом блока сравнения 5. Прямой выход блока умножения 11 соединен с первым входом блока сравнения 3; а обратный выход - с первым входом блока сравнения 4. Выходы старших разрядов 10 соединены с четвертым, пятым и шестым входами логического блока 6, выходы 13, 14 и 15 которого являются шинами выходного сигнала. .Счетчик 2, младшие разряды 9 счетчика 8 и блок умножения 11 выполняются в десятичном коде. Пусть младшие разряды 9 счетчика 8 и блок умножения содержат по две декады. Старший разряд 10 реверсивного счетчика 8 вьшолняется с основанием К 6. Устройство работает следующим образом. Счетчик импульсов 2 непрерывно суммирует импульсы стабильной частоты f «COWst . При атом на выходах счетчика 2 появлЕООтся линейно нарастающие цифровые сигналы, которые при заполнении счетчика сбрасываются в исходное нулевое состояние. Этот процесс проноходит непрерьшно. Импульсы задания частоты выходного напряжения поступают на вход реверсивного счетчика 8. При суммировании этих импульсов на выходах младших разрядов 9 появляются линейно нарастающие цифровые сигналы. При заполнении счетчика младших разрядов 9 и сбросе в исходное состояние на выходных .1шинах старших разрядов 10 появляется очередная цифра от О до 5. В блоке 11 осушествляется умножение цифровых сигналов с выходов младших разрядов 9 на цифровые сигналы шин 12. При этом на прямых выходах блока 11 появляются линейно нарастающие цифровые сиг- налы, а на обратных - линейно спадак щие. В исходном (нулевом) положении младших разрядов 9 счетчика 8 на прямых выходах блока 11 Выходной сигнал равен нулю, а на обратных имеет максимальное значение. При полном заполнении младших разрядов 9 счетчика 8 значение сигналов на прямых и обратных выходах блока 11 изменяется на противоположное исходному состоянию счетчика. Результат умножения сигналов, соответствующих полному заполнению младших разрядов 9 счетчика 8, на значение сигналов на шинах 12 непосредственно снимается с шин 12, таккак полное заполнение младших разрядов 9 счетчика 8 соответствует умножению входных сигналов на 100 или сдвигу сигналов шин 12 на две декады. На фиг. 2 приведены цифровые линейно нарастающие сигналы К на выходе счетчика 2, линейно нарастающие сигналы il на прямых выходах блоках 11, линейно спадающие сигналы ММа выходах блока 11 и постоянные сигналы N f соответствующие сдвинутым на две декады сигналам шин 12. За время заполнения счетчика 8 счет чик 2 многократно заполняется и возвра щается в исходное состояние от импульсов стабильной частоты. В блоке 3 происходит сравнение цифр вых сигналов К и U , в блоке 4 - сигналов К и М, в блоке 5 - сигналов К и Ц . Если сигналы К становятся меньше соответствующих сигналов на первых входах блоков сравнения 3, 4 и 5, на их выходах появляются соответственно импульсы напряжений IS. у, t Значения щиротно-модулированных сигналов U j , и 2 . а определяются сигналом на ишнах 12. При работе счетчика 8 в реноме вь читания импульсов сигналы на и обратных выходах блока 11 меняются 1местами, что приводит к смене выгодных сигналов между блоками 3 и 4. При цифре О на выходах старших разрядов 1О сгетчика 8 блок 6 пропус- кает напряжение 11 -положительной no лярностя на шину 13 (фаза А).tig- положительной полярности на шину 15 (фа за С), 11 - отрицательной полярности на шину 14 (фаза В), При цифре 1 на выходах старших разрядов Ю счетчика 8 блок 6 пропускает напряжение U j, -отрицательной полярности на шину 15, и2 -отрицатель ной полярности на шину 14,Jj - положительной полярности на шину 13. При цифре 2 на выходах старших разрядов 1О счетчика 8 блок 6 пропускает напряжение Uj -положительной полярности на шину 14, If -положительной полярности на шину 13,11 -отрицательной полярности на шину 15. При цифрах 3 , 4, 5 напряжения ijj , и2 -Us пропускаются на шины 13, 14 и 15 аналогично цифрам О, , 2, но имеют противоположную им полярность. Таким обреюом, на шинах выходного сигнала 13, 14, 15 устройства появляются трехфазные напряжения с формой, близкой к синусоидальному закону широт но-импульсной модуляции, величина которых пропорциональна входному сигналу. а порядок чередования фаз определяется режимом работы ; реверсивного .счетчика. Частота этого напряжения линейно связана с частотой импульсов, поступающих на вход реверсивного счетчика. Все преобразования в устройстве выполняются в дискретном виде и возможна полная реализация схемы в интегральном исполнении, в частности на БИС с инжвк ционным питанием. Формула изобретения Устройство цифрового задания трехфазного напряжения, содержащее счетчик импульсов, вход которого соединед с шиной Стабильной частоты, реверсивный счетчик импульсов, вход которого соединен с шиной задания частоты выходного напряжения, блок умножения, первый 1БХОД которого соединен с входными ши-; нами цифрового задания величины выходного напряжения, и логический блок, iQT JI и ч а ю щ в вся тем, что, с целью повышения точности, помехозащишенности и надежности, в него введены три блока сравнения, выходы которых соединены с первым, вторым и третьим входами логического блока соответственно, первыевходы первого и втчэрого блоков сравнения соединены с прямым и обратным выходами блока умножения, а первый вход третьего блока сравнения соединен с шиНой цифрового задания величины выходного напряжения, а вторые входы всех блоков сравнения соединены с выходом счетчика импульсов, причем выходы младших разрядов реверсивного счётчика соединены со вторым входом блока умножения, а выходы старшего тре в} азного разряда этого счетчика соединены с четвертым, пятым и шестым входами логического блока, выходы которого соединены с шинами выходного сиг нала./ Источники информации, принятые во внимание при экспе л-изе: 1.Патент США № 3 704 403, кл. 318-227, 23.02.1972. 2.Патент Великобритании Nfe 1 190847 кл. Н 2 Р , О6.О5.197О.

SU 621 090 A1

Авторы

Кочергин Валерий Иванович

Баранов Николай Сергеевич

Даты

1978-08-25Публикация

1976-03-09Подача