Растровый интерполятор Советский патент 1978 года по МПК G05B19/18 G05B19/4105 

sin- - 81пшг;.и cosoj/, /г и л

которые поступают на соответствующие входы блоков вычитания 4 и 5 и сумматоров 7 и 8. На другие их входы поступают сигналы и cos6, представляющие собой мгновенные значения напряжений, снимаемых с синусно-косинусных выходов растрового датчика 1. На выходе сумматоров / и 8 образуются напряжения соответственно (sine+smco) и (cose + cosft)), а на выходах блоков 4 и 5 - соответственно (sine-sinco) и (cos6-coso). Эти сигналы попарно перемножаются в умножителях 6 и 9. На выходе умножителя 9 формируется величина

(Sin 0 -J- sin u) ( -f cos t) -

sin e cos e +jSinX + 0) + sinu)/,j a на выходе умножителя 6 - величина (sin 0 - ) (cos 0 - )

. В cos 0 -;sin(u,+ 0) -f sinco.

Тогда на выходе блока 10 напряжение равно 2sin( 0).

Фаза сигнала, пропорционального sin((), сравнивается на фазовом дискриминаторе 11 с опорным сигналом sineo/. В результате получается значение 9, выражаемое в виде длительности прямоугольного импульса, т. е. прямоугольный сигнал щиротно модулирован по длительности фазой со значением 6. Этот сигнал поступает на элемент И 12, определяя на одном из его входов ворота, которые заполняются импульсами высокой частоты (UO, поступающими на другой вход элемента И 12 с генератора 2. Число импульсов, помещающихся в заданных воротах, ширина которых пропорциональна фазе 9, подсчитывается в счетчике 13. Максимальное число этих импульсов, определяемое коэффициентом деления делителя 3, и обуславливает коэффициент интерполяции, т. е. измерение возможно проводить с дискретностью, равной 1/я шага растра.

Таким образом, в устройстве отсутствует полосовой фильтр, который требует

сложной и точной настройки, и связанные с ним фазовые погрешности. Кроме того, сигнал на выходе блока 10 в два раза больше по амплитуде, что позволяет откаг заться от дополнительных усилителей.

Формула изобретения

Растровый интерполятор, содержащий фазовый дискриминатор, квадратурный геQ нератор несущей частоты и первый и второй блоки вычитания, первые входы которых соединены соответственно с синусным и косинусным выходами растрового датчика, а выходы блоков вычитания подключены ко входам первого умножителя, отличающийся тем, что, с целью повыщения точности интерполятора, в него введены элемент И, счетчик, первый сумматор и последовательно соединенные делитель частоты, второй сумматор, второй умножитель и третий блок вычитания, выход которого через последовательно соединенные фазовый дискриминатор и элемент И подключен ко входу счетчика, первые входы первого и второго сумматоров подключены соответственно к синусному и косинусному выходам растрового датчика, вход делителя частоты соединен с выходом квадратурного генератора несущей частоты и с одним из входов элемента И, первый выход делителя частоты подключен ко вторым входам первого блока вычитания и первого сумматора и к одному из входов фазового дискриминатора, второй выход делителя частоты соединен со вторыми входами второго блока вычитания и второго сумматора, а выходы первого сумматора и первого умножителя подсоединены к одним из входов второго умножителя и третьего Олока вы. читания соответственно.

Источники информации, принятые во внимание при экспертизе

1.Агурский М. С. и др. Числовое программное управление станками, М., «Ма5 шиностроение, 1966, с. 111.

2.Киселев В. М. Фазовые системы числового программного управления. М., «Машиностроение, 1976, с. 243-248.

3.Патент Великобритании № 957916, 0 кл. G1A, 1965.