Вероятностное суммирующее устройство Советский патент 1978 года по МПК G06F7/70 G06F17/18 

питель 6, тактовый генератор 7 и счет чик-делитепь 8. Выход каждого элемента 1 соединен с соответствующик /входом элемента 2, выход, которого соединен с суммирукшим входом аналогового сумматора 3. Выход сумматора 3 соединен со входом компаратора 4, выход которого соединен с вы. читающим входом сумматора 3 и через формирователь 5 со входом счетчика-на-i копителя 6. Выход генератора 7 подклю- чан к тактовым входам элементов 1 и кЬ вхоцу счетшка-делителя 8. Устройство работает следующим обря зом. На входы элементов 1 подаются в па раллельном двоичном коде суммируемые числа. На выхоце каждого элемента 1 формируется бинарная случайная последо вательность, вероятность Р появления ед1Нищ в которой пропорциональна значению входного cy v MMpyeMoro числа X . В каждом такте тактового генератора 7 на входах элемента 2 образуется случайная единиц бинарных последовательностей, поступающих с VI элементов 1. В зависимости от числа единиц, поступивших в данном такте на все входы элемента 2, на его выходе появляется соответствующий уровень аналогового сигнала, который суммируется в сумматоре 3 с суммарным уровнек ранее запи санных сигналов. По достюкении в сумм$ торе 3 уровня сигнала, равного уровню срабатывания компаратора 4, последний срабатывает и своим выходным сигналом по вычитакядему входу сумматора 3 уменьшает его содержимое на уровень сигнала, равный уровню срабатывания коМ паратора. Одновременно выходной сигнал; компаратора 4, преоб55азованный формиро вателем 5 в счетный импульс, фиксирует ся счетчиком-накопителем 6. Для выполнения компаратором 4 функ ции усреднения результата вычислений по числу каналов П уровень его срабаты- вания выбран пропорциональным числу П с коэффициентом пропорциональности, ра9 ым коэф45ициенту преобразования числа ходных един1щ в выходной аналоговый игнал, установленный в элементе 2. Счет-шк-делнтель 8 фиксирует общее исло N испытаний. Отношение поквзашй счетчиков 6 и 8 дает результат вычисленшЧ, усредненый по 1шслу N испытаний. Параллельный способ опроса вероятостных двоичных элементов, используе- мьлй в предложенном устройстве, в П pad окращает длите тьность цикла суымиров ння, что приводит (при числе каналов 11 i 4) к повьгшению точности вычислений по сравнению с известными способами тем большей, чем больше число. Формула Изобретения Вероятностное суммирующее устройст-во, содержащее 1 вероятностньтх двоичных элементов, ин(|юрмационные входы которых являются входами устройства, счетчик-накопитель, счетчик-делител1, тактовый генератор, выход которого соединен с тактовыми входами вероятностных двоичиь1х элементов и со входом счетчика-делителя, отличающееся тем, что, с целью повышения тошости вычислений, содержит П -входовой элемент логический порог, аналоговый сумматор, компара.тор и }юрмирователь; причем выход вероятностного двоичного элемет-а соединен с соответствующим входом п входового иле мента логический порог, выход которого соединен с суммирующим входом аналогового сумматора; выход аналогового сумматора соединен со входом компаратора, выход которого соединен с вычитающим входом аналогового сумматора и через формирсм ватепь со входом счетчика-накопителя. Источники информации, пршштые во внимание при экспертизе: 1. Авторское свидетельство СССР hfe 324628, кл. Q 06 Р 7/385. 2. Авторское свкдетельство СССР № 4О9221, кл. Q 06 F 15/36,