Двухотсчетный преобразователь углового перемещения в цифровой код Советский патент 1979 года по МПК G08C9/04 

и с первым входом синусно-косинусного врашающегося трансформатора, четвёр 1ЫЙ выход блока формирования синусоидальных сигналов соединен с первым входом управляемого делителя напряжения и с другим , входом первого допаге нительного сумматора, выход которого соединен с одним входом второго допол нительного сумматора, к другому входу которого подключен пятый выход блока формирования синусоидальных сигналов выход второго дополнительного сумма-тора через избирательный усилитель пбдклТочёя к одному входу сйшсронного детектора, второй вход которого подкшо чен к другому выходу второго деати Ч а тора, выход синхроттото детектора через интегратор подключен к второму управляемого делителя напряжения, выход которого подключен ко второ му входу синусно-косинусного врашаго. шегося трансформатора. На фиг. 1 приведен блок-схема двухотсчетного преобразователя углово го перемещения в цифровой код; на фиг. 2 приведена диаграмма, поясняю щая работу устройства. Преобразователь содержит двухот счетный синусно-косинусный вращающийся трансформатор (СКВТ) 1, фазовый детектор 2, преобразователь напряжение-частота 3, блок управления 4, реверснвный счетчик 5, содержащий соответственно младшие 6 и старшие 7 разряды, блок ввода кода 8, делителичастоты 9 и Ю, кварцевый генератор 1Д, дешифраторы 12 и 13, блок формирования синусоидальный сигналов 14, преобразователь код-напряжение 15, сумматор 16, дополнительные сумматоры 17, 18, формировательг-ограшгчитель 19, синхрот5затор 2 О, блок считывания кода грубого отсчета 21, бло1с памвти 22, блок согласования отсчетов 23, избирательный усилитель 24, синхронный детектор 25, интегратор 26, управляемый делитель напряжения 27. В устройстве выходы блока 14 формирования синусоидальных сигналов связаны с входами двухотсчетного оинусио-косинусного врашающегося трансформатора 1. Третий выход блока 14 формирования синусоидальных сигналов соединен с одним из входов двухотсчетного синусно-косинусного врашагощегося трансформатора 1 и с одним из входов первого дополнительного сумматора 17. Четвертый выход блока 14 6 4 формирования си11усоидальнь1х сигналов соединен через управляемый делитель напр51жешш 27 с другим входом двухотч счетного CMiiycHCh-KOCHiiycHoro вращаю щегося трансформатора 1 и с другим входом сумматора 17, Выхрд сумматора 17 соединен с одним из входов второго дополнительного сумматора 18, к другому входу подключен пятый выход блока 14 формирова1шя синусоидальных сиг надов . Выход сумматора 18 через прследовательно соединеетгые избира-тельный усилитель 24, сшгхрошый детектор 25, второй вход которого подключен к другому выходу второго деши(1 ратора.. 13, .интегратор 26 подключен к другому входу управляемого делителя иапря-. жеиия 27. Устройство работает следующим образом. В исходном состоявши реверсивный счетчик 5 и делители 9 и 10 нахо шггся в исходном состоянии. Сигнал с точного отсчета С КВТ-1 поступает на фазовый детектор 2, на второй вход которого поступает компенсирующее напряжение, в формировании которого участвуют блоки 5, 8, 9, 10, 12, 14, 15, 16, образующие эталонный фазовращатель. Напряже1те рассогласования, пропорциональное фазе между сигнальным напряжением, сгщмаемым с точного отсчета СКВТ 1 и компенсирующим с эталонного фазовращателя, поступает на преобразователь напряжение-частота 3 и блок управлещя 4 реверсивным счетчшсом 5, которые в зависимости от знака и амплитуды напряжения расс6гласова1тя управляют режимом работъ реверсивного счетчика (суммирование или вычитание, частота заполне1гая). Код старших разрядов реверсивного счетчика б через блок ввода кода запйсывается в делитель 9.;Запись кода . осуществляется один раз за периодзаполнения делителя 10. В результате перирдического ввода кода в делитель 9 кодовые комбинации в параллельно работающих делителях частоты оказываются смешеннымио Деши4раторь1 12 и 13 и блок формирования синусоидальных Сигналов преобразуют это смещение в фазовый сдвиг формируемых с5йгкалов. Заполнение реверсивного счетчика 5 от преобразователя напряжени&«-частота 3 осуществляется до тех пор, пока фаза компенсирующего напряжения, снимаемого с сумматора 16, не будет равна фазе сигнального напряжения, снимаемого с точного отсчета С КВТ. В устройстве равенство квадратур ных напряжений для питания С КВТ 1 осуществляется автоматически. Вьшо№нено это следующим образом (фиг. 2). Пусть питающее напряжение U непосре ственно подкл1рчено к входной обмотке СКВТ 1, а кващэатурное Og через управляемый делитель напряжения 27. При таком подключении пнтакшщх напр йэкенай будет подстраиваться амплитуда квадратурного напряжения йо При увеличении Ug на выходе первого дополнительного сумматора 17 получим вектор, а при равных напряжениях был вектор О 2 втором дополнитель ном сумматоре 18 из вектора суммы вычитается вспомогательное напряжение 0 сдвинутое на угол 225 относительно 0 Величина напряжения Од выбирается близкой к Ос . Откло нения на 5-1О% не влияют на точност подстройки. Из полученного на выходе сумматора 18 сигнала избирательным усилителем 24 ; выделяют и усиливают сигнал первой гармоники 0 , Синх«. ронным детектором 25 выделяется составляющая Од пропорциональвая только амплитудному разбалансу. Опорное напряженнеи на синхронный детек тор формируется обьединетщем соотвеэхм вующих временных участков с деши4)а тора 13, На управляемый делитель напряжения 27. сигнал с синхронного дете тора 25 подается через интегратор 26. Начальная установка амплитуд питания ,и Jj осушк твляктся выбором коэффициента деления блока 27, при минимальном уровне выходного сигнала с синхронного детектора 25. Работа устройства основана на н&изменности и высокой стабильности фазовых сдвигов (формируемых сннусой дальных снгйалов. Введение автоподстройки амплитуд питания СКВТ в прео разователе угол-код позволило исключит соответствующую погрешность от неравв Ства амплитуд Ш1тенйя, что упростило настройку и эксплуатацию Величина суммарной погрешности от введегшй автоподстройки амплитуд питаша уменьшилась в два раза и составила 5-7 угловых секунд. Формула изобретений Двухотсчетный ,преобразователь углового перемещения в цифровой код по авт. св. № 526932, отличающийся тем, что, с целью повышения точности, в него введены два доповнителыых сумматора, избирательный усилитель, синхронньтй детектор, ,гратор и управляемый делитель-напр я-1 жения, один вход первого дополнительного сумматора соединен с третьим выходом блока формирования синусоидальных сигналов и с первым вводом синусно-кссинусного вращакйшгося трансформатора, четвертый выход блока формирования сикусоидвяькых сигналов соедШен с первым входом управлявмого делителя Ranpsiseeifiia и с другим входом первого допояййтельного сумматора, выход которого соединен с входом второго допошштешэйого сумматора к другому ахосу которого подключен пятый выход блока формирования снаусоидалыФ1х свгйалов, выход второго до полнительного сумматора через Взбира « тельный усилитель подключен к входу синхронного детектора, а в-шрой вход которого йодйтю шн к другому выходу второго деши4ратора, выход сийкронногчэ детектора Через кнтегра™ тор подключен к второму входу упревляе мого делителя напряжения, вьгхЬд котсм, рого подключен ко второму входу спнуб но-косииусного врашакяцегося трансфор матораИсточники информации, принятые во внимание при экспертизе 1.Зверев А, Е. и др. Преобразовйтели угловых перемешенш в код. 1974, с. 143. 2.Авторское свидетельство СССР № 526932, кл. & О8 С 9/О4, 1975.