Преобразователь кода числа в частоту следования импульсов Советский патент 1979 года по МПК H03K13/02 

1

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в частотно-цифровых приборах и в качестве магазина частот в измерительной технике.

Известен преобразователь кода числа в частоту следования импульсов, содержащий генератор импульсов, делитель частоты, счетчики, интегратор 1.

Однако это устройство обладает недостаточной точностью нреобразования.

Известен преобразователь кода числа в частоту следования имп льсов, содержащий счетчики, блок сравнения, генераторы импульсов 2.

Цель изобретения - повыщепие точности преобразования.

Поставленная цель достигается тем, что в преобразователь кода числа в частоту следования импульсов, содержащий последовательно соединенные генератор импульсов, делитель частоты, первый элемент И и счетчик импульсов, а также триггер управления, выход которого соединен с вторым входом первого элемента И, а входом подключен к выходу управляемого делителя частоты, счетчик обратных зиачений, вход которого через второй элемент И подключен к выходу генератора импульсов, и блок сравнения, входы которого подключены соответственно к выходам счетчика обратных значений и счетчика импульсов, выход блока сравнения соединен с вторым входом счетчика импульсов непосредственно, а через инвертор подключен к выходной щине, дополнительно введены суммирующий счетчик, второй блок сравнения, регистр кода числа, числовой регнстр и триггер управления, а также блок считывания. Чпсловой

регистр через блок считывания соединен с входом суммирующего счетчика, второй блок сравнения подключен соответственно к выходам регистра кода числа и выходам старщих разрядов суммирующего счетчика.

Выход блока сравнения соединен с вторым входом второго элемента И и первым входом донолнительного триггера управления. Выход дополнительного трнггера управления соединен с третьим входом второго элемента И. Второй вход дополнительного триггера управления соединен с входом числового регистра, а второй вход блока считывания соединен с выходом второго элемента И.

Па фиг. 1 изображена стрзктурная электрическая схема преобразователя кода числа в частоту следования импульсов; на фиг. 2, а - и даны временные диаграммы. Преобразователь кода числа в частоту

следования импульсов содержит элементы

И 1, 2, инвертор 3, блок 4 сравнения, генератор 5 имнзльсов, счетчнк 6 импульсов, управляемый делитель 7 частоты, регистр 8 кода числа, числовой регистр 9, дополнительный триггер 10 управления, триггер II управления и входные шины 12, 13, 14 из которых первая подключена к входу регистра 8 кода числа, вторая - к входу числового регистра 9 и первому входу дополнительного триггера 10, третья - к одному из входов триггера 11 управления и шиной 15 местного сброса, счетчик 16 обратных значений, блок 17 считывания, суммирующий счетчик 18, второй блок 18 сравнения и выходную шину 20.

На фиг. 2, а показаны импульсы o6pani.eния к нреобразователю, поступаюш,ие через время ti- С поступлением обращения все элементы памяти преобразователя за время 4 обнуляются, при этом на прямых плечах триггеров счетчика 16 обратных значений устанавливаются единичные уровни напряжения.

По шине 12 в регистр 8 кода числа по условию задачи заносится код числа .V (Л - максимальное число импульсов, которое необходимо получить на выходе преобразователя за цикл преобразования 4). Число разрядов регистра 8 кода числа выбирается на некоторое число иорядков больше, чем число N, определяемое требуемой точностью, предъявляемой к равномерности распределения импульсов в пикле преобразования (фиг. 2д, t).

По шине 13 в числовой регистр записывается текущий код параметра, например приращение скорости, ускорение и т. д.

Код может принимать последовательные значения от 000... О до 111... 1, т. е. до максимального кода числа N (фиг. 2,6).

Код в числовой регистр заносится по признаку в виде поступающего стробирующего импульса (фиг. 2, s), который поступает на первый вход дополнительного триггера 10 управления, последний изменяет свое состояние, а его выходной сигнал разрещает прохождение импульсов с генератора 5 импульсов на вход счетчика 16 обратных значений через элемент И 2 и одновременно на один из входов блока 17 считывания.

С каждым импульсом информация числового регистра 9 параллельным кодом считывается в младщие разряды суммирующего счетчика 18. Блок 19 сравнения кодов сравнивает число в старших разрядах суммируюп1;его счетчика 18 с числом в регистре 8 кода числа. В момент равенства чисел, записанных в суммирующем счетчике 18 и регистре 8 кода числа блок 19 сравпения кодов формирует сигнал, который одновременно поступает на вход элемента И 2 и второй вход дополнительного триггера 10 управления, который изменяет свое состояние, а сигнал с его выхода запрещает поступление импульсов в счетчик 16 и на блок 17 считывания.

Число, записанное в счетчик обратных значений, определяет коэффициент пересчета счетчика 6 импульсов на единицу меньше, так как исходное состояние счетчика обратных значений принято единичным.

Признаком начала цикла преобразования является импульс, поступающий по шине 14

на вход триггера 10 управления (фиг. 2, г), который изменяет свое состояние, а сигнал с его выхода (фиг. 2, д разрешает поступление импульсов с управляемого делителя 7 частоты иа вход счетчика 6 импульсов и

одновременно на вход блока 4 сравнения.

В тот момент, когда логическое произведение па входах блока 4 сравпения становится равным единице и поступает очередной входной сигнал с управляемого делителя 7 частоты, с его выхода поступает импульс на установочные входы триггеров 211-21„ счетчика 6 импульеов и производит его сброс в исходное состояние. Одновременно этот имнульс через инвертор 3 поступает но шине 20 на выход преобразоватеоТя.

Так как импульсы на вход счетчика поступают непрерывно в течение цикла преобразования (фиг. 2, е), то каждый раз

после сброса счетчика 6 импульсов, он вновь начинает отсчитывать импульсы, и процесс повторяется.

После того как управляемый делитель 7 частоты отсчитывает количество импульсов, равное числу Л , записанному в регистр 8 кода чпсла, па его выходе формируется , по которому триггер 11 управления возвращается в исходпое состояние, а по шине 15 местного сброса нроисходит обнуление всех остальных элементов памяти преобразователя.

Таким образом, на выход 20 преобразователя поступает количество импульсов, равпое числу, записапному в числовом регистре 9. Появление первого выходного импульса и промежутки между импульсами на выходе определяются кодом числа, записанного в счетчике обратных значений и частотой управляемого делителя 7.

Частота управляемого делителя определяется

1 t

j

Г„

дел

где - частота следования импульсов с управляемого делителя частоты; TO - период формирования одного импульса в цикле преобразования;

t-время цикла преобразования; N-максимальпое число импульсов на выходе преобразователя, которое известпо из условия задачи.

При коде десятичного числа четыре, записанного в числовом регистре 9 (фиг. 2,ж) на выход преобразователя поступают только четыре импульса, равномерно распределенных в цикле преобразования t, (фиг. 2,5).

На фиг. 2,3, и показано распределение имп)льсов на выходе преобразователя в случае, когда в числовом регистре записан код нечетного десятичного числа 5 и код, соответствующий числу N, равному 24.

Формула изобретения

Преобразователь кода числа в частоту следования импульсов, содержащий последовательно соединенные генератор импульсов, делитель частоты, первый элемент И и счетчик импульсов, а также триггер управления, выход которого соединен с вторым входом первого элемента И, а входом подключен к выходу управляемого делителя частоты, счетчик обратных значений, вход которого через второй элемент И подключен к выходу генератора импульсов, и блок сравнения, входы которого подключены соответственно к выходам счетчика обратных значений и счетчика импульсов, выход блока сравнения соединен с вторым входом счетчика импульсов непосредственно, а через инвертор подключен к выходной шине, отличающийся тем, что, с целью повышения точности преобразования, в него дополнительно введены суммирующий счетчик, второй блок сравнения, регистр кода числа, числовой регистр и триггер управления, а также блок считывания, причем числовой регистр через блок считывания соединен с входом суммирующего счетчика, второй блок сравнения подключен соответственно к выходам регистра кода числа и выходам старших разрядов суммирующего счетчика, выход блока сравнения соединен с вторым входом второго элемента И и первым входом дополнительного триггера управления, выход дополнительного триггера управления соединен с третьим входом второго элемента И, второй вход дополнительного триггера управления соединен с входом числового регистра, а второй вход блока считывания соединен с выходом второго элемента И.

Источники информации, принятые во внимание при экспертизе

1.Патент Японии № 49-21824, 98(5) с. 31, 09.04.69.

2.Авторское свидетельство СССР № 449444, кл. Н ОЗК 13/02, 25.09.72.