Преобразователь код-частота Советский патент 1982 года по МПК H03K13/02 

Изобретение относится к вычислительной технике и может быть использовано в устройствах, где необходимо линейное преобразование код-частота с возможностью управления начальной фазой выходного сигнала.,

Известен преобразователь код - частота следования импульсов, сдержап й две логические схемы И, инвертора, блок сравнения, генератор импульсов, управляемый делитель частоты, регистр кода числа, числовой регистр; дополнительный триггер управления,, три входные шины, шину сброса, счетчик обратных значений, блок считывания, суммирующий счетчик, второй блок сравнения, входную Шину и п триггеров

Данный преобразователь позволяет получить линейную зависимость между входным кодом и частотой следования выходных импульсов, но отличается высокой сложностью и в нем невозможно управ.пЬние начальной фазой выходного сигнала.

Известен преобразователь кЬд чайтота, содержащий сумматор, п выходами подключенный к п первым входам через п-разрядный регистр.

а выходом переноса - к выходу через формирующий, блок, а п вторыми входами - к ходам преобразователя, с причем стробирующие входы формирующего блока и п-разрядного регистра подключены к тактовому входу преобразователя t2j.

Этот преобразователь характериjQ зуется простотой схемного решения, но функциональные возможности его ограничены, так как на нем невозможно осуществить управление начальной фазой выходного сигнала.

Целью изобретения является расширение функциональных возможное- тёй.

Поставленная цель достигается тем, что в преобразователь код частота, содержащий сумматор, первы20ми п входами подключенный к шине входного кода, вторыми п входами к выходам регистра, а выходом переноса п-го разряда - к информационному входу выходного блока, такти25 руеьклй Вход которого соединен с тактируемым входом регистра и шиной тактирования,, дополнительно введем мультиплексор, первая группа входов которого подключена к соответствующим выходам сумматора, вторая группа входов - к шине установки фазы, вход управления - к ыине управления, а п выходов - к соответствующим входам згистра.

На фиг,1 приведена структурная схема преобразователя; на фиг.2 временные диаграммы, поясняющие его работу; на фиг.З - структурная схема выходного блока преобразователя.

Преобразователь содержит комбинационный су-лматор 1 i Первые п входов сумматора 1 подключены к шине входного кода 2 преобразователя, а вторые п входов сумматора 1 - к выходам п-разрядного регистра 3, информационные входы которого подключены к выходам мультиплексора 4. Мультиплексор 4 своими первыми п входами подключен к шине установки фазы 5 преобразователя, вторыми п входами - к выходам сумматора 1/ а входом управления - к шине управления 6 преобразователя. Выход переноса п-го разряда сумматора 1 подключен к информационному входу выхоного блока 7, тактируемый вход которого подключен к тактируемому входу регистра 3 и к шине тактирования 8 преобразователя.

.Преобразователь работает следующим образом.

На шину 2 приложено двоичное число F, а на шине 5 - число f, на шине тактирования 8 действует импулйсный сигнал с частотой ,j

на шине 6 управления установлен низкий потенциал, что свидетельствует о том, что мультиплексор передает на вход регистра 3 число Р со входом 5. Так как тактируемые импулсы поступают непрерывно, то на выходах регистра 3 тоже устанавливается число Ч , а на выходе сумматора число So С- F.

С момента, когда по шине б управления установливается единица (высокий потенциал), мультиплексор 4 переключается на другие входы с выходов сумматора 1. При этом образуется замкнутое кольцо: мультиплексор 4, регистр 3 и сумматор 1. По мере поступления тактовых импульсов состояние выходов регистра 3 по каждомь Тактовому импульсу увеличивается на F до тех пор, пока величина 5у„ на выходах сумматора 1 не превысит . В этот момент на выходе переноса п-го разряда сумматора 1 образуется единица, а на остальных выходах -2 F и т.д. В этом случае, если величина F не кратна 2, исходное состояние в регистре 3 восстанавливается через 2 импульсов, т.е. через 2 импульсов состояние выходов регистра 3 равно V Приняв за время цикла Ти прохождение 2 тактовых импульсов, можно определить количество импульсов, сформировавшихся на выходе переноса п-го разряда, а следовательно, и среднюю частоту сформированной импульсной последовательности. Количество импульсов, очевидно, равно F, т&к как в числе F- 2 F определяет, сколько раз было превышено значение 2 -1, что тождественно появлению единицы перенос.-Время одного цикла

- 2

Гр р

а частота f

ср

Средний период последовательности импульсов с выхода переноса сумматора 1 tr.

-г- не кратен в общем слусрср

чае Со . Фактическое значение периоду в течение времени может принимать -два значения t и -Сф, , отличающиег ся друг от друга по длительности на РО ближайшие по значени к -ПсрХ Тф Сс;р-г Гф, ). Определенное количество периодов Тф и тг за Bpet/и цикла Тц дает среднее значение периода не кратное /Со . Распределение в течение Тц и позиционное положение С и f: определяется, очевидно, значением t на шине установки фазы 5.

Сказанное можно проиллюстрировать на примере четырехразрядного преобразователя для конкретного значения F 7. На основании ВЕзОцеприведенных рассуждений на фиг.2 построены временные диаграммы последовательностей импульсов с выхода переноса п-го разряда сумматора 1 для всех значений jp , где m порядковый номер тактового импульса после установки единицы на шине б управления.

Как видно из диаграглм, количество единиц совпадает с числом F.Количество Рф равно 5, а ТУф равно 2.

При детальном рассмотрении временных диаграмм можно сделать вывод,что значение числа ..Ч определяет количество тактов, участвующих в опережении, по отношению к случаю, когда f 0.

Так, например, если пронумеровать каждый импульс, соответствующий еданице на вьйсоде переноса п-го разряда сумматора 1 таким образом, чтобы первому соответствовал имрульс с минимальным значением.т, йаК показано на фиг.2, то видно, что между последовательностями при «f 0 и f 1 сдвигу на один такт соответствует импульс под номером 4, а для : 15 первый, второй и третий импульсы сдвинуты на два такта, четвертый импульс - на три тактаj-j пятый, шестой и седьмой импульсы - на два такта, а в целом общий сдвиг составляет 15 тактов. Таким образом, можно утверждать что число f соответствует количеству сдвигов в последовательности относи тельно- 0. Можно, исходя из прив денных рассуждений, определить сдви за один цикл, приходящийся на один и пульс . т- -fE2.. CpCAfe- f. Выходной блок 7 предназначен для преобразования сформированного поток импульсов с выхода переноса сумматора 1 в необходи1 ю форму сигнала. В простейшем случае это может быть схема (см.фиг.3), работающая в режим центрирования процесса с последующей его фильтрацией. В этой схеме триггер 9 работает в счетном режиме и при этомна его выходе имеем последо вательность анёшогичную клиппированHotJty синусоидальному сигнгшу, прошедшему через устройство дискретизации с частотой дискретизации fp. Период следования импульсов с выхода триггера 9 равен Т V Для выделения основной гармоники сигнала на выходе триггера 9 устаноЕлен узкополосный фильтр 10 с достаточно большой постоянной времени При измененииТс| сдв ° выходу фильтра 10 происходит изменение фазового сдвига, значение фазового сдвига может быть определено из выражения Из этого выражения видно, что дискретность изменения фазового сдвига в пределах IP определяется разрядностью преобразователя п и Для случая, когда величина числа F на входе 5 кратна , где , дискретность изменения фазового 2 раз и равсдвига увеличивается в Переключение фазы на 180 производится путем предварительной уста ЯоБки триггера 9 по входам 11 или 12. Дискретность установки фазы определяется не только разрядностью преобразователя, но и схемой выходного блока 7. Таким образом, частота п{)опорцио::лльна коду,, установленному на входах 2, при этом дискретность установки частоты составляет - , определяется разрядностью преобразователя. Одновременно в преобразователе обеспечивается управление фазой выходного сигнала, причем усредненная фаза сигнала пропорциональна коду, установленному на входах 5 преобразователя, при этом дискретность установки определяется тоже разрядностью преобразователя. изобретения Преобразов атель код - частота, содержащий сумматор, первыми п входами подключенный к шине входного кода, вторыми п входами - к выходам регистра, а выходом переноса п-го разряда - к информационному входу выходного блока, тактируемый вход которого соединен с тактируемым входом регистра и шиной тактирования, о тличающийся тем, что, с целью расширения функциональных возможностей,-в него введен мультиплексор, первая группа входов которого подключена к соответствующим выходам сумматора, вторая группа входов - к шине установки фазы, вход управления - к шине управления, а п выходов - к соответствующим.вхорам регистра. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 677095, кл. Н 03 К 13/02, 1979. 2. Авторское свидетельство СССР ло заявку 2820488/18-24, кл. Н 03 К 13/02.

J.S jnJFLJJL-J LJ lJ7l

f.JTUFLfjlJTlfjLJRJTLJiUIU

j.2-Jn-JnJlOn--J5URj7U fJL