Делитель частоты следования импульсов с дробным коэффициентом деления Советский патент 1979 года по МПК H03K23/00 

Изобретение относится к радиотехнике и вьГчислительной техюясе, в частности может быть применено при построении цифровых стггезаторов частот и цифровых фильтров. Известен делитель частоты, содержащий элемент задержки, элемент запрета, задатчик кода, управляемый регистр, элемент сравнения и счетчик импульсов с ишной сброса 1. Однако этот делитель имеет резкий верхний предел по частоте. Известен делитель частоты с дробным коэффи циентом деления, содержащий устройство блокирования одаого импульса, три пересчетных устройства и ключ 2. Недостатком этого делителя является низкая точность, обусловленная сокращенным представлением цепной дроби. Наиболее близким по технической сущности к пр едложе1тому является преобразователь частоты период1гческкх импульсов, содержащий бло сравнения кодов, первая группа вхолов которого соединена с выходами разрядов запоминающего регистра, а вторая группа - с выходами разрядов счетчика импульсов, пересчетные блоки и элемент ИЛИ 3. Однако этот преобразователь имеет низкую надежностъ в работе. Цель изобретения - повьпаение надочсности устройства в работе. Это достигается за счет того, что в делитель частоты следования, импульсов с дробным коэффициентом деления, содержащий блок фввнения кодов, первая группа которого соединена с выходами разрядов запоминающего регистра, а вторая группа - с выходами разрядов счетчика импульсов, пересчетные 6ло1си и элемент ИЛИ, введены ива элемента И, первые входы которых подключены к входаюй щине, вторые соещшеньт с выходами блока сравнения кодов, а выход каждого из элементов И подключен к входу соответствующего пересчетного блока, выходы которых через элемент ИЛИ подключены к входу счетчика импульсов. На чертеже изображена структурная электрическая схема делителя частоты. Делитель частоты содержит элементы И 1 и 2, соединенные через пересчетные блоки 3 и 4 и элемент ИЛИ 5 со счетчиком 6 импульсов, запоминающий регистр 7, подключенный к блоку 8 сравнеьгая кодов. Делитель частоты следования импульсов с дроб ным коэффициентом деления работает следующим образом. В исходное состояние в первый разряд счетчика 6 импу 1ьсов записана единица и включена обратная связь на требуемом разряде, который определяется числом разрядов модифицированного кода. Работа устройстварассматривается на кон-, кретном примере для коэффициента деления 8/5, число разрядов модифицированного кода принято равным 5. Пересчегные устройства 3 и 4 содержат необходимые коэффициенты пере счета m и m + I (в данном случае т 1),ав запоминающем регистре 7 з1шисан код, iJOIO, соответствующий 8/5. По команде пуск производится сравнение (опрос) состояний первых ячеек запоминающего регистра 7 и счетчика импульсов 6. При совпадении единиц первьк разрядов запоминающего регистра 7 и счетчика 6 управляющий импульс блока 8 открывает элемент И 2. Импульсы из входной последовательности по ступают через открытый элемент И 2 на пересчетный блок 4 и после двух импульсов (п 2, так как m + 1 2 j где п - число импульсов), формируется импульс переполнения, который через элемент ИЛИ 5 приходит на вход счетчика 6 импульсов и выход делителя. При этом происходит возбуждение второй ячейки счетчика 6 импульсов и формирование команды управления дл регистра 7. В данном примере это снова еданица и открытое состояние элемента И 2 подтверждается. Следующие два входных импульса проводят к появлению одного выходного импульса и сдвигу счетчика импульсов 6 еще на один разряд, подготавливая блок 8 сравне шя к опросу третьего разряда регистра 7. Так как в этом раз ряде записан О, то открьтается элемент И 1 и пересчетный блок 3, коэффициент пересчета которого равен m 1, формирует импульс переполнения после первого же входного импульса являющегося од1ювременно и третьим выходным импульсом. Счетчик 6 импульсов сдвигается еще на разряд вправо и к сравнению подготавливается четвертый разряд регистра. Наличие единицы в нем приводит к закрытию элемента И 1 и открытию элемента И 2, пересчету двух входных импульсов, в результате появляется четвертый выходной импульс и единичное состояние счетчика 6 импульсов продвигается вправо для опроса пятого (последнего) разряда кода Кд. При этом происходит формирование последнего (пятого) выходного импульса. Таким образом пят выходным импульсам соответствует восемь входных нмпульсов. Наличие обратной связи в счетчике 6 импульсов обеспечивает возвращению его в исходаое положение, т. е. к опросу первого разряда кода Кд. В дальнейшем работа делителя циклически повторяется. Формула изобретения Делитель частоты следования и myльcoв с дробным коэффициентом деления, содержащий блок сравнения кодов, первая группа-входов которого . соединена с выходами разрядов запоминающего регистра, а вторая группа - с выходами разрядов счетчика импульсов, пересчетиые блоки я элемент ИЛИ, отличающийся тем, что, с целью повыщения надежности работы устройства, в него введены два элемента И, первые входа которых подключены к входной шине, вторые - соединены с выходами блока сравнения кодов, а выход каждого из элементов И подключен к входу соответствующего пересчетного блока, выходы которых через элемент ИЛИ подключены к входу счетчика импульсов. Истдчшски информащт, принятые во виимание при экспертизе 1.Авторское свидетельство СССР N 349107, кл. Н 03 К 23/00, 1970. 2.Авторское свидетельство СССР № 534038, кл. Н 03 К 23/24, 1975. 3.Авторское свидетельство СССР № 438123, кл. Н 03 К 23/00, 1972 (прототип).

L w

ev49i

Т1- I