Устройство отсчета времени в цвм Советский патент 1979 года по МПК G06F1/00 

1

Изобретение относится к области вычислительной техники и предназначено для построения высокопроизводительных мультипрогра.ммных электронных вычислительных машин (ЭВМ), работающих в реальном масштабе времени.

Известны устройства отсчета, времени или блоки таймеров., реализуемые программно-аппаратными средствами ЭВМ. В таких устройствах генерация опорных меток осуществляется аппаратно, а модификация содержимого таймеров производится программно супервизором с привлечением средства ueHTpajibHoro процессора 1J, 2. Каждая модификация содержимого таймера требует обращения к супервизору, что существенно снижает производительность ЭВМ в целом и не позволяет производить счет времени с высокой разрешающей способностью.

Наиболее близким по технической сущности к предлагаемому устройству является блок таймеров ЭВМ ЕС 1050, содержащий узел формирования меток времени, подключенный ко входам схем И-ЙЛИ 3.

При организации высокопроизводительных мультипрограл1мных вычислительных

систем, работающих в реальном масштабе времени, необходим блок таймеров, работающих одновременно с реальными масштабами времени. При этом практически не; приемлемо возрастают затраты программных (аналог) или программно-аппаратных (прототип) средств.

Целью изобретения является расширение функциональных. Боз1угожностей за счет одновременной работы устройства с различными масштабами времени.

Поставленная цель, достигается тем, что в блок таймера введена матрица коммутирующих триггеров, дещифратор номера подканалов, вход которого является первым входом устройства, а вь1ход,ы подключены к первым управляющим входам коммутирующих триггеров матрицы соответствующей строки, дешифратор Кода частот меток времени, вход которого является вторым входом устройства, а выходы подключены ко вторым управляющим входам коммутирующих триггеров матрицы соответствующего столбца, дешифратор признака, вход которого является третьим входом устройства, а выход подключён ко входам установки

коммутирующих триггеров матрицы и является первым выходом устройства, причем четвертым входом устройства является входы обнуления коммутирующих триггеров матрицы, выходы коммутирующих Триггеров строк матрицы подключены ко вторым входам, соответствующих элементов группы элементов И-ИЛИ, выходы которых являются вторыми выходами устройства.

На чертеже представлена структурная схема устройства и его подключение к узлам мультиплексного канала. Штриховой линией выделены узлы, принадлежащие собственно блоку таймеров. Устройство содержит щины приема инструкций процессора 1. регистр приема инструкций 2, устройство управления 3, входная сборка памяти подканалов 4, память подканалов 5, схема очереди 6, дещифратор номеров подканалов 7, сборка адресов памяти подканалов 8, щифратор 9, выходная сборка памяти подканалов 10, регистр активного подканала II, щйны адреса обмена 12, шины адреса команды 13, щины счетчика данных 14, щины 15 адреса внещнего устройства, шины кода частот меток времени 16, щины кода операции 17, входная сборка сумматора 18, сумматор 19, узел связи с ОЗУ 20, шины связи с ОЗУ 21, узел связи с интерфейсом 22, щины интерфейса 23, щины сигналов прерываний 24, щнны 25 управляющих сигналов процессора, ОЗУ и канала, дещифратор нуля сумматора 26, щина 27 сброса коммутирующих триггеров матрицы, дешифратор признака 28, шина 29 установки коммутирующих триггеров, дещифратор номеров подканалов 30, щины 31 управления выборкой строк матрицы коммутирующих триггеров дешифратор 32 кода частот меток времени, шины 33 управления выборкой столбцов матрицы коммутирующих триггеров, матрица коммутирующих триггеров 34, Содержащая тхп триггеров (т - количество таймеров, п - количество частот; на фиг. 1 представлена матрица для случая П1 п 2) формирователь меток времени 35, логический коммутатор 36, содержащий п схем И-ИЛИ. 37-первый вход устройства, 38, 39, 40-второй третий и четвертый входы, 41 - первый выход устройства, 42 - вторые выходы устройства.

Здесь узлы 1-26 принадлежат мультиплексному каналу, а узлы 27-36 - собственно устройству отсчета времени в ЦВМ.

Мультиплексный канал, представленный на структурной схеме, является классическим каналом ввода-вывода современных ЭВМ (например вычислительных мащин систем IBM-360, ШМ-370, ЕС-ЭВМ и т. д.). Такой мультиплексный канал реализует двухсторонний обмен между оперативной памятью ЭВМ и внешними устройствами (ВУ).

Возможность параллельного обмена с больщим количеством ВУ обеспечивается наличием в канале специальных аппаратных средств, именуемых подканальными. КажИый подканал представляет собой ячейку памяти .подканалов 5, в которой хранится управляющее слово устройства (УСУ), в соответствии с которым канал организует обмен с ВУ по данному подканалу. Формат УСУ приведен ниже:

АВУ КОП ФЛ СЧД АК

АО

Н

Здесь АВУ -поле адреса внешнего устройства

КОП -поле кода операции

ФЛ -поле флажков

СЧД -поле счетчика данных

АК -поле адреса команды

ЛО --поле адреса обмена

Н -неиспользуемое поле.

Подканал активизируется на соответствующей инструкции от процессора или по требованию от ВУ: работающего на данном подканале. При активизации подканала его УСУ на ячейки памяти подканалов 5 заносится в регистр активного подканала 11, организуется логическая связь мультиплексного канала с ВУ; адресованным в формате УСУ, и производится сеанс обмена.

Содержимое полей формата УСУ предназначено для управления обмена.

Поле адреса ВУ используется для выборки требуемого ВУ, а также указывает номер используемого подканала. Поле кода операции задает три команды, а поле флажков - особые условия при выполнении обмена (цепочка команд, цепочка данных программно-управляемое прерывание и т. д.). Поле счетчика данных служит для определения конца обмена после передачи программно-заданного количества данных . Поле адреса команды используется для адресаций ячейки оперативной памяти ЭВМ при занесении очередного УСУ в память подканалов 5, а поле адреса обмена - при обмене данными. Неиспользуемое поле присутствует в связи с тем, что формат УСУ обычно не совпадает с форматом машинного слова. Поэтому для согласования форматов в УСУ вводится неиспользуемое.поле так, чтобы разрядность УСУ была кратна разрядности мащинного слова.

При построении предлагаемого блока таймеров использованы следующие предпосылки характерные для мультиплексного канала современных ЭВМ:

- количество подканалов в мультиплексном канале достигает 256, причем в больщинстве вычислительных комплексов часть подканалов для обмена с ВУ не используется; аппаратура нерГспользуемых подканалов простаивает;

-начальное значение полей счетчиков laiiHhix УСУ задается программно;

-при передаче по подканалу слова данных содержимое соответствующего поля счетчика данных уменьшается на I;

-при достижении счетчиком данных нулевого значения («счетчик данных исчерпался) формируется сигнал прерывания;

-текущее значение поля счетчика данных доступно программе, в. частности, путем 11ередачи в формате слова состояния канала.

Предлагаемое устройство позволяет, при незначительных дополнительных аппаратных затратах, организовать на базе неиспользуемых подканалов мультиплексного канала блок независимых программных таймеров. Следует подчеркнуть, что возможможность организации на ряде подканалов программных таймеров никак не препятствует возможности организации на этих подканалах нормативного обмена с ВУ.

Кодом текущего значения каждого из таймеров служит содержимое счетчика данных соответствующего подканала. Программно-задаваемое начальное- значение счетчика модифицируется на I по каждому импульсу запроса (ИЗ), имитирующему обмен с ВУ. Импульсами запроса служат сигналы программно-выбранного опорного генератора (внутреннего или внешнего).

Для идентификации таймерного режима работы подканала в УСУ вводится признак таймера. Этот признак может кодироваться в поле адреса ВУ, или в поле кода операции, или специальным полем в рбласти неиспользуемого поля УСУ. Для программного задания того или иного опорного генератора, по сигналам меток времени которого работает данный подканал и таймерном режиме, в УСУ вводится поле кода частот меток времени. Это поле размещается в разрядах неиспользуемого поля УСУ.

Предлагаемый блок таймеров функционирует следующим образом.

От процессора ЭВМ (на фиг. не приведен) по шинам I поступает инструкция, которая заносится в регистр 2. Одновременно по щинам 25 в устройство управления 3 поступает сигнал от процессора, запускающий канал. Инструкция, принятая на регистр 2, может принадлежать к одному из трех типов:

-начать ввод-вывод (НВВ);

-проверить ввод-вывод (ПВВ);

-остановить ввод-вывод (ОВВ). Если инструкция, принятая в регистр 2,

является инструкцией НВВ, то устройство управления 3 осуществляет выборку на ОЗУ команды, которая по шинам 21 через узел 20 и сборку 4 заносится в память подканалов б. Одновременно устройство управления 3 формирует сигнал заявки в схему очереди 6.

Адрес ячейки памяти подканалов 5 опре-деляется дешифратором 7, который дешифрирует код адреса подканала, содержащийся в формате инструкции НВВ и поступающий на входы дешифратора 7 через сборку 8.

После того, как принята к исполнению заявка от устройства управления 3, шифратор 9 формирует адрес памяти подканалов 5, который через сборку 8 поступает на входы деплифратора 7, а схема очереди 6 фор«мирует сигнал запуска устройства управления 3. Устройство управления 3 осуществляет считывание из памяти подканалов 5 УСУ и занесение его через сборку 10 в регистр П.

Если УСУ, занесенное в регистр 11, не содержит признака таймера (предлагается обмен с ВУ), то дальнейшие действия осуществляются также, как и в любом из традиционных каналов. .

Если же УСУ предназначено дляуправ0ления таймерами, что определяетсяпо номеру ВУ в })ормате УСУ (то есть в данном случае для идентификации работы подканала ъ таймерном режиме используется поле адреса ВУ), то дешифратором 28 форs мйруется сигнал, блокирующий выполнение устройство управления 3 тех участков микропрограмм, которые обеспечивают выдачу числовой и управляющей информации в ВУ через узел 22 по щинам 23 и ОЗУ через узел 20 по шинам 21.

Дешифратором 30 декодируется код номера таймера, а дешифратором 32 код частоты меток времени, с которыми должен работать данный таймер. Сигналы с выходов дешифраторов 30, 32 соответственно по шинам 31, 33 поступают ла входы установки триггеров матрицы 34 и обеспечивают выборку одного из них. По сигналу с выхода дешифратора 26 (шина 27) выбранный триггер устанавливается в единичное состояние, а сигналом с единичного вы0хода это.го триггера открывается одна из схем И-ИЛИ логического коммутатора 36. Тем самым разрешается поступление в схему очереди 6 от узла формирования меток времени 35 сигналов программно выбранной

5 опорной частоты. После этого, содержимое регистра 11 заносится через, сборку 4 в па мять подканалов 5.

При появлений сигнала, метки времени, последний через схему И-ИЛИ логического

коммутатора Зб поступает в схему, очереди 6 в качестве заявки на обслуживание. После приема к испЬлнешгю этой заявки шифратор 9 формирует двоичный код адреса ячейки памяти подканалов 5, храня$ щей УСУ для управления работой таймера. Код адреса через сборку 8 поступает la входы дешифратора 7, а схема очереаи 6 формирует сигнал, по которому устройство управления 4 выбирает из памяти подканалов 5 УСУ таймера, заносит его в регистр 11 через сборку 10 н модифицирует значение счетчика слов. Модификация осуществляется сумматором 19, на входы которого по шинам 14 через сборку 18 поступает код счетчика слов. Затем осуществляется модификация адреса обмена, код коtoporo поступает по шинам 12 через сборку 18 (модификация адреса обмена не является необходимой процедурс й при работе подканала в таймерном режиме и осушесгвляется лишь для обеспечения единообразия работы мультиплексного канала с таймером и ВУ). Промодифицированное УСУ через обмотку 10 заносится в регистр 11, а затем через сборку 4 загружается в память подканалов 5 и осуществляется сброс схемы очереди 6. Сброс схемы очереди в подготавливает ее к обслуживанию следующей Заявки. .

При достижении нуля Счетчиков слов (обслужено количество меток времени соответсФвуюЩее значению, заданному в формате УСУ) дешифратор 26 формирует сигнал, поступающий в устройство управления 3, по которому последнее анализирует содержимое поле флажков УСУ, находящегося в этот момент в регистре П. Если установлен флажок «цепочка данных (ЦД), то устройство управления 3 так .же Как и при обслуживании любых УСУ осуществляет выборку из ОЗУ команды с Новым зна-. чением счетчика слов и загружает ее в память подканалов 5,. Режим цепочки данных (наличие флажк-а ЦД).позволяет увеличить количестйо отсчетов до необходимой величины. Если флажок ЦД не установлен, то устройство управления 3 формирует сигнал прерывания, который ,по шинам 24 поступает в систему прерываний процессора и является-меткой окончания отсчета таймера. НезЖисимо от наличия флажков ЦД при достижении нуля счетчиком слов дешифратор 26 формирует сигнал сброса триггера матрицы 34, который nbctynai T в нее по шине 27.

Вь|щёопйсаннь1ё действия характерны для работы таймеров в режиме «будильник (то есть программой задается временной интёр ваЛ, по исчерпанной которого формируется сигнал прерывания).

Предлагаемое устройство обеспечивает также режим сЧета текущего времени. В этом режиме необходимо обеспечить возможность оперативного доступа программы к значению поля счетчика данных. Такой доступ организуется при выполнении инструкции ПВВ, по которой в ОЗУ передаетсй слово coctoHhH канала. В формате слова состояний канала содержится поле счетчика данных.

По инструкции ОВЗ канал прекращает работу по данному подканалу независимо от того, что обслуживается - ВУ или таймер.

Инструкции ПВВ и ОВВ выполняются

гак же как и в традиционных каналах ЭВМ. Так же как и при работе с ВУ, мультиплексный канал при работе с несколькими таймерами обеспечивает их одновременную работу.

10 Таким образом, предлагаемое изобретение позволяет путем незначительных дополнительных аппаратных затрат реализовать на базе неиспользуемых подканалов мультиплексного канала блок программных таймеров с возможностью независимой параллельной работы, что обеспечивает глубокое высокоэффективное обслуживание мультипрограммных и мультипроцессорных вычислительных комплексов.

Формула изобретения

Устройство отсчета времени в ЦВМ, содержащее узел формирования меток времени, вь1ходы которого подключены к первым входам группы элементов И-ИЛИ, оглцчающге.ся тем, что, с целью расширения

функциональных возможностей за счет одновременной работы устройства с различными масштабами времени, в него введена мат ица коммутирующих триггеров, дешифратор номера подканалов, вход которого явд ляёТся первым входом устройства, а выходы подключены к первым управляющим входам коммутирующих триггеров матрицы соответствующей строки, дешифратор кода частот меток времени, вход .которого является BTOpbiM входом устройства, а выJ ходы подключены ко вторым управляющим входам коммутируюи1их триггеров матрицы соответствующего столбца дешифратора признака, вход которого является третьим входом устройства, а выход подключен

ко входам установки коммутирующих триггеров матрицы и является первым выходом устройства, причем четвертым входом устройства явЛяются входы обнуления коммутирующих триггеров матрицы, выходы коммутирующих триггеров строк матрицы подключены ко вторым входам соответствующих элементов группы элементов И-ИЛИ,

, выходы которых являются вторыми выходами, устройства.

Источники информации, принятые во внимание при экспертизе

1.Дроздов Е. А., Пятибратов А. К. Основы построения и функционирования вычислительных систем, М., «Энергия, 1973.

2.Принципы работы 1BM/37Q под редакцией Райкова Л. Д., М., 1975,

S 3. ЭВМ ЕС-1050 под редакцией Ларионойа, М., Статистика, 1976 (прототип).