Автоматический синтезатор релейных схем Советский патент 1980 года по МПК G06F17/00 

Изобретение относится к вычислительной технике и .-южет быть исполь зовано для разработки дискретных ус ройств автоматики. Известно устройство для синтеза многотактных схем, содержащее блок ввода нулевых строк, элементы И, регистр сдвига, регистр ввода минимизирующей функции, блок перебора сочетаний, индикаторное табло, блок сравнения, блок выделения общих чле нов единичных строк 1. Однако данное устройство не позв ляет синтезировать релейные, схемы последовательного типа. Наиболее близким по технической сущности к предлагаемому изобретени является автоматический синтезатор однотактных релейных схем, содержащий блок ввода, выходы которого сое динены со входами модели, а вход с выходом генератора конституентов, блок регистров, выход которого соединен со входом блока сигнализации блок управления, блок составления расширенной таблицы состояний, бло распределителей, блок задержки, блок сравнений, блок умножения и бл оценки результата, выход которого соединен со входами блока умножения и блока регистров ,.первая группа выходов блока распределителей соединена со входом блока регистров, вторая группа выходов блока распределителей соединена со входами блока составления расширенной таблицы состояний, другие входы которого соединены соответственно с выходами блока ввода и модели, выход блока ввода соединен со входом блока задержки, выход которого соединен со входом блока сравнения, другие входы которого соединены соответственно .с выходами генератора конституентов, модели и блока составления расширенной таблицы состояний, выходы блока сравнения соединены со входами блока умножения, выходы которого соединены соответственно со входами блока оценки резу.пьтата, блока сигнализации блока распределителей, блока ввода, блока регистров и г.нератора конституентов, выход которого соединен со входом блока умножения и блока оценки результата 2 . Недостатками изобретенгя являются его ограниченные возможности, заключающиеся в том, что с его помощью возможно построение лишь однотактных релейных схем, то есть схем без об ратньах связей и без элементов памяти и большое количество аппаратов задания исходных данных в блоке ввода. Цель изобретения - расширение функ циональных возможностей за счет обеспечения построения релейных схем по.следовательностного типа с обратными связями и элементами памяти. Поставленная цель достигается тем что в автоматический синтезатор релейных схем, содержащий блок ввода, группа выходов которого соединена с группой входов модели релейных схем и с первой группой входов блока со тавления расширенной таблицы состоя ний, первый вход блока ввода соедине с первым выходом генератора конститу ентов, блок регистров, группа выходов которого соединена с группой вх дов блока сигнализации, блоки управления, распределителей, задержки, сравнения, умножения и блок оценки результата., первый выход которого по ключен к первому входу блока регистров, второй выход оценки результата соединен с первым входом блока распределителей и со вторым входом блок ввода, первая группа выходов блока распределителей соединена с группой входов блока регистров, вторая группа, выходов - подключена ко второй группе входов блока составления расширенной таблицы состояний, третья группа входов которого соединена с первой группой выходов модели релейных схем, первый и второй выходы блока ввода подключены соответственно к первому и второму входам блока задержки,, первый выход которого подключен к первому входу блока сравнёНИН, второй -и третий входы которого соединены соответственно со вторым выходом генератора конституентов и с первым выходом блока составления рас ширенной таблицы состояний, второй выход блока задержки подключен к четвертому входу блока сравнения и к первому входу блока умножения, вто рая группа выходов модели релейных схем соединена с группой входов блока сравнения, первый и второй выходы которого подключены соответственно ко второму и третьему входам блок умножения, четвертый вход которого соединен с третьим выходом генератора конституентов, первый и второй выходы блока умножения соединены соответственно с первым и вторьам входами блока оценки результата, третий эыход блока умножения соединен со входом блока сигнализации и вторыми входами блока регистров и блока распределителей, первый выход которого подключен к третьим входам блока вво да и блока регистров, четвертый выход блока умножения соединен со вхо дом -генератора конституентов, первый выход блока управления соединен с уп равляющим входом блока ввода и первым управляющим входом блока распределителей, второй выход блока управления соединен с управляющим входом блока сигнализации и вторым управляющим входом блока распределителей, введен блок коммутации и регистрации, первый, второй и третий входы которого соединены соответственно со вторым выходом блока составления расширенной таблицы состояний, вторым выходом блока распределителей и с выходом блока регистров, пертзый, второй и третий выходы блока коммутации и регистрации подключены соответственно ко входу блока составления расширенной таблицы состояний, к третьему входу блока распределителей и к четвертому входу блока регистров. Кроме того, в автоматическом синтезаторе блок коммутации и регистрации содержит узлы подключения триггеров, выбора элементов памяти и узел хранеНИН, входы которого соединены соответственно с выходами узла выбора элементов памяти и с третьим входом блока, выход узла хранения подключен к третьему выходу блока, первый выход которого соединен с выходом узла подключения триггеров, входы которого соединены соответственно с первым входом блока и с выходами узла выбора элементов памяти, вход которого подключен ко второму входу блока, а блок ввода содержит распределители записи по строкам и считывания по строкам, узел запуска считывания, повторители, переключатели записи переменных, записи строки, стирания строки, стирания памяти и запоминающее устройство, входы которого соединены соответственно с выходами распределителей записи по строкам и считывания по строкам и через переключатели записи переменных, стирания строки и стирания памяти с источником питания, вход распределителя записи по строкам через переключатель записи строки соединен с источником питания, вход распределителя считывания по строкам подключен к выходу узла запуска считывания, входы которого соединены соответственно с первым, вторым третьим и управляющим входами блока, первый выход запоминающего устройства соединен с первым выходом блока, второй выход - через повторитель соединен со вторым выходом блока, группа выходов которого через повторители соединена ;С группой выходов запоминаквдего устройства. На фиг. 1представлена схема автоматического синтезатора релейных схем; на фиг. 2 - схема блока коммутации и регистрации; на фиг. 3 схема блока ввода. Автоматический синтезатор содержит блок 1 управления, блок 2 ввода, модель 3 релейных схем, генератор 4 конституентов, блок 5 регистров; блок 6 сигнализации; блок 7 составления расширеннойтаблицы состояний блок 8 распределителей г блок 9 задержка, блок 10 сравнения, блок 11 умножения, блок 12 оценки результат блок 13 коммутации и регистрации, узел 14 выбора элементов памяти, узел 15 подключения триггеров, узел 16 хранения, распределитель 17 считывания по строкам, узел 18 запуска считывания, повторители 19; запоминагацее устройство 20,распределитель 21записи по строкам; переключатель 22записи строки; переключатели 23 записи переменных, переключатель 24 стирания строки, переключатель 25 стирания памяти. При описании работы устройства используются следующие условные обо начения функциональных сигналов. А-запуск синтезатора (одиночный сигнал из блока управления при нажа тии ,кнопки пуск ) ; Б-сигнал, приводящий блоки в исходн9е состояние, при нажатии кно ки. сброс ) ; В.-сигналы, управляющиеподачей входных переменных на подключаемые элементы; В подача на входы выбираемы элементов по одной переменной; Вд - подача на входы выбираем элементов сочетаний из двух перемен ных ; подача на входы выбираемых элементов сочетаний из трех пер менных; Г. - сигналы, управляющие подключением различных 3 цементов синтезируемой структуры; Г - включение элемента И с двумя входами; Г - включение элемента неравно значнойть с двумя входами; Гд , 1 - включение элемента зап рет с двумя входс1ми; Г - включение элемента двумя и тремя входами. Гд - Гд - включение элемента запрет с тремя входами; Гд - включение элемента И с тремя входами; Д,() - сигнализация об инве сии сигнала соответственно на 1-3 входах подключаемого элемента синте зируемой структуры; Bj , Г , сигналы, характеризующие условия получения минимально го значения функции предпочтения; Вj- комбинация входов; Tj- тип элемента; Д; - наличие инверсий на входах элементов; Е - сигнал окончания сравнения и о том, что новое число RJ меньше ранее записанного в блоке 12 оценки результатов; ж - сигнал о том, что число закончен выбор последнего элемента) каскада; 3-, () - сигналы, формирующие различные сочетания входных переменных на триггерах; з- сигнал последовательности значений кодирующей переменной элемента памяти; И сигналы взаимодействия блока 13 с блоком 8 распределителей; К, , Kg- сигналы взаимодействия блока 18 с блоком 5 регистров (К,, К,); Л - сигнал окончания сравнения; -И - сигнал окончания перебора всех элементов расширенной таблицы состояний; Н - сигнал об установке в генераторе 4 конституентов нового конституента и запуска считывания входной таблицы в блоке ввода; О - сигнал окончания умножения и начала сравйения; И - последовательность значений кодирующей переменной с выхода очередного проверяемого элемента расширенной таблицы состояний; р - конституенты,.поступающие в блок 10 сравнений из генератора 4 конституентов; С - синхронизирующий сигнал, длительностью равный времени считывания исходной таблицы в блоке 2 ввода; Сд- задержанный синхронизирующий сигнал: Т - сигнал об окончании пройерки всех конституентов очередного элемента каскада; У - сигнал на запуск генератора 4 конституентов; П, П,- сигналы о совпадении выходной комбинации каскада с проверяемым конституентом соответственно при F 1 и F О , Х(--значения входных переменных; Vj - значения выходов элементов, подключаемых на модели; F-значения функции , исходной таблицы состояний; Rj- значения функции предпочтения на i-OM шаге синтеза; сигнал записи строки исходной таблицы состояний; dg,- сигнал стирания строки при ошибочном задании строки исходной таблицы; dg- сигнал стираний всей исходной таблицы состояний; сигналы,разрешающие запись i -юй строки исходной таблицы состояний;h; - сигналы, разрешающие считывание i-ой строки исходной таблицы состояний; , т, п,- сигналы, разрешающие включение элемента триггер с тремя входами;

Kg , К, Кг,- сигналы информирующие Ь выборе элемента триггер, с различными комбинациями входных переменных.

АвтоматическиЯ синтезатор работает следующим образом.

В исходном положении модель 3 отключена от всех блоков. Выходы блока 2 ввода (фиг. 1) подключены с помощью шнуровых соединений к входам блока 7 составления расширенной таблицы состояний.

Условия задачи (исходная таблица состояния) набирается оператором в блоке 2 ввода с помощью переключателя 22 записи строки (фиг. 2) и кнопок 23 записи входных переменных Х- и входной переменной F.

При нажатии кнопки пуск (на фиг. J, не показаны), находящейся в блоке 1 управления, на первом выходе блока 1 появляется сигнал А, который подключает -первый проверяемый элемент из расширенной таблицы состояний в блок 7 и разрешает считывание исходной таблицы состояний, записанной в запоминающем устройстве 20 (фиг. 3) блока 2 ввода. В процессе считывания исходной таблицы, на выходе блока 7 составления расширенной таблицы состояний формируется сигнал П (последовательность зна.чений первой кодирующей переменной), который с первого выхода поступает в блок 10 сравнения. В блоке 10 сигнал П сравнивается с очередным консттуентом, выставленным на первом каскде генератора 4 и в случае совпадения сигнала П с конституентом формируются сигналы Ц или Ц на первом и втором выходах блока 10 в зависимости от значений заданной функции F -в момент совпадения. Эти сигналы поступают в блок 11 умножения, где считаются и перемножаются числа импульсов этих сигналов..Результат умнжения запоминает блок 11 умножения. Затем генератор 4 конституентов по сигналу У поступающему с четвертого выхода блока 11 умножения устанавливает новый конституент и сигналом Н на первом выходе генератора и запускает распределитель считывания по строкам 17 (фиг. 3) блока 2 ввода (фиг. 1) и вновь считывается исходная таблица состояний, формируется сигнал П первой кодирующей переменной, который поступает в блок 10 сранения, и формируются сигналы Ц которые поступают в блок 11 и число импульсов,перемноженных сигналов прибавляется к ранее записанному числу Рассмотренный выше процесс повторяется до тех пор, пока не проверятся все необходимые для данного этапа конституенты (в данном случ-ае О и ). После проверки всех конституентов для первой кодирующей переменной в блгке 11 получается значение функции предпочтения R, R, характеризующее степень приближений значений выходной функции первого проверяемого элемента к значениям заданной функции. Полученное значение предпочтения со второго выхода блока 11 записывается в блок 12 оценки результат после поступления разрешающего сигнала О с первого выхода блока 11 умножения, который формируется после окончания умножения и поступления с третьего выхода генератора 4 конституентов сигнал Т о проверке всех необходимых конституентов. С некоторой выдержкой времени R стирается в блоке умножения. После записи числа R на втором выходе блока 12 оченки результата формируется сигнал Л, по которому в блоке .8 распределителей устанавливаеся сигнал В- - В, а сигналы Г- - Г, |Д( Д остаются прежними (т.е. под1ключе.н первый элемент И (Г, ) и на его вход подана вторая входная переменная ( В) без инверсии (Д). Этим же сигналом Л, поступающим на второй вход блока ввода, запускается распределитель 17 считывания по строкам (фиг. 3). Формируемый при этом сигнал П в блоке 7 составления расширенной таблицы состояний, представляющий собой последовательность значений второй кодирующей переменной, подается в блок 10 сравнения, где сравнивается с первым конституен том, подаваемым генератором 4, вернувшийся в исходное состояние после первого этапа. Формируемые при этом сигналы Ц;, и Ц перемножаются в блок 11 умножения и результат остается в блоке 11. Считывание исходной таблицы состояний и сравнение последовательностей сигнала П в блоке 10 происходит до тех пор, пока не проверятся все необходимые конституенты. При этом в блоке 11 получается новое число RJ R, которое после формировани сигнала О сравнивается с ранее записанным в блоке 12 оценки результата. В случае, если , то R записывается в блок 12 и по сигналу Е на первом выходе блока 12 соответствующие сигналы (В| В , Г. Ц, Д( Ду, ) записываются в блок 5 регистров После сравнения числа R, сигнал Л устанавливает в блоке 8 новые значения

Дг и вновь заЧ

сигналов

пускает распределитель считывания в блоке 2 ввода. Указанный процесс продолжается до тех пор, пока блоке 8 распределителей не будут перебраны все возможные сочетания сигналов В-, , ГУ , Д-, .

После проверки элемента И с тремя входами сигналов И, (Г и тактовым) (фиг. 2) из блока 8 распределителей включается в работу блок 13 (фиг. 1), формирующий 14 (фиг. 2) выбора элементов последовательно сигналы t, m, n, которые в узле 15 подключают три триггера с различными схемами включения (различными сочетаниями входных переменных на входах) Указанные сочетания входных переменных задаются путем подачи сигналов 3 , Sj, 3g , которые в свою очередь формируются в блоке 7 составления расширенной таблицы (фиг, 1) сигналами В , , Д; , поступающими из блока Сигнал выхода узла 15 (фиг.2 поступает в блок 7 составления расш ренной таблицы состояний (фиг. 1). В результате сравнений формируются си налы Ц, Ц, которые перемножаются в блоке 11. Число, получаемое в бло ке 11 будет заведомо меньше, чем число записанное ранее в блоке 12 оценки результата, так как триггеры являясь элементами памяти исключают противоречивость заданной таблицы состояний. Данные о выбранной схеме подключения триггера запоминаются в узле 16 (фиг. 2) блока 13 по сигналу Е и блока 12 оценки результата и по сиг налу М, поступающему с первого выхо да блока 8 распределителей, разреша ется сигнализация о выбранном элеме те, подается один из сигналов Kj с третьего выхода блока 13, соответствующий наименьшему числу К ,,; блок 5 регистров. Кроме того, в блок 5 записываются сигналы, которые поступают с пер вой группы выходов блока 8 и характеризуют условия получения элемента которому соответствует минимальное значение функции предпочтения. Сигыал И разрешает работу-блока 6 сигнализации, который сообщает операто ру о выбранном элементе и варианте его включения, а -также подает в бл 2 ввода сигнал запрета на считывание исходной таблицы состояний. На входы выбранного элемента с помощью шнуровых соединений с групп выходов блока 2 подаются входные пе ременные X , в соответствии с указа ным в сигнализациивариантом включе ний. Выход этого элемента V; со вто рой группы выходов модели 3 с помощью шнуровых соединений подключается к блоку 10 сравнения. При этом в генераторе 4 конституентов вводится в работе дополнительный второй каска При этом проверяются конституенты: 00, 01, 10, 11. При нажатии кнопки пуск, в бл ке 10 сравнения сигналы Ц. и Ц формируются при сравнении конституентов из генератора 4 и выходов двух элементов , один из которых подключен оп ратором на модели, а вторым является всякий новый проверяемый в блоке 7 составления расширенной таблицы состояний элемент с вариантом его вклю чения. в результате работы синтезатора к выбранному ранее элементу будет подобран второй элемент схемы, образующий с ним каскад с наименьшим значением функции предпочтения. Входы нового выбранного элемента подключаются оператором с помощью шнуровых соединений к группе выходов блока 2 ввода, Выход этого элемента шнуровым соединением подключается к входу блока 10 сравнения, а в генераторе 4 конституентов вводится в работу дополнительно третий каскад. Синтезатор в процессе работы подбирает третий элемент, каскада к двум имеющимся и т.д. При получении с очередным элементом каскада значения R; О на третьем выходе блока 11 умножения формируется сигнал ж; который останавливает работу блока 8 распределителей и разрешает сигнализацию данных этого элемента, а так.же подает сигнал об окончании си-нтеза каскада. Оператор устанавливает последний элемент на модели, на входы этого элемента подает соответствующие входные переменные, выходы всех ранее.набранных элементов отключает от блока 10 сравнения и подключает на входы блока 7 составления расширенной таблицы состояний, предварительно отключив входы от выходов блока 2. На первом каскаде обязательно выбирается один или несколько элементов триггер, которые сводят исходную противоречивую таблицу к непротиворечивой с Rj 0. Начинается синтез следующего и т-,д. каскадов, что сопровождается из-за сходимости алгоритма синтеза уменьшением числа элементов от каскада к каскаду.При получении очередного каскада всего из одного элемента синтез схемы является законченным. Значения сигнала на выходе этого последнего элемента либо полностью совпадают со значениями функции F либо инверсны ей. Формула изобретения 1. Автоматический синтезатор релейных схем, содержащий блок ввода, группа выходов которого соединена с группой входов модели релейных схем и с первой группой входов блока составления расширенной таблицы состояний, первый вход блока ввода соединен с первым выходом генератора конституентов, блок регистров, группа выходов которого соединена с группой входов блока сигнализации, блоки управления/ распределителей, задержки, сравнения, умножения и блок оценки результата, первый выход которого подключен к первому входу блока регистров, второй выход блока оценки результата соединен с первым входом блока распределителей и со вторым входом блока ввода, первая группа выходов блока распределителей соединена с группой входов блока регистров, вторая группа выходов-подключена ко второй группе входов блока составления расширенной таблицы состояний, третья группа входов которого соединена с первой группой выходов модели релейных схем, первый и второй выходы блока ввода подключены соответственно к первому и второму входам блока задержки, первый выход которого подключен К первому входу блока сравнения , второй и третий входы которого соединены соответственно со вторым выходом генератора конституентов и с первым выходом блока составления расширенной таблицы состояний, второй выход блока задержки подключен к четвертому входу блока сравнения и к первому входу блока умножения, вторая группа выходов модели релейных схем соединена с группой входов блока сравнения, первый и второй выходы которого подключены соответственно ко второму и третьему входам блока умножения, четвертый вход которого соединен с третьим выходом генератора конституентов, первый и второй выходы блока умножения соединены соответственно с первым и вторым входами блока оценки результата третий выход блока умножения соедине со входом блока сигнализации и вторыми входами блока регистров и блока распределителей, первый выход которого подключен к третьим входам блока ввода и блока регистров, четвертый выход блока умножения соединен со входом генератора конституентов, первый выход блока управления соединен с управляющим входом блока ввода и .первым управляющим входом блока рапределителей, второй выход блока управления соединен с управляющим входом блока сигнализации и вторым управляющим входом блока распределителей, отличающийся тем, что, с целью расширения функциональных возможностей за счет пострюения релейных схем последовательностного типа с обратными связями и элементами памяти, в него введен блок коммутации и регистрации,первый, второй и третий входы которого соединены соответственно с вторым выходом блока составления расширенной таблицы состояний, вторым выходом блока распределителей и с выходом блока регистров, первый, второй и третий выходы блока коммутации и регистрации подключены соответственно ко входу блока составления расширенной таблицы состояний к третьему входу блока распределителей и к четвертому входу блока регистров.

2.Синтезатор по п.1, о т л и чающийс я тем, что блок коммутации и регистрации содержит узлы подключения триггеров, выбора элементов памяти и узел хранения, входы которого соединены соответственно с выходами узла выбора элементов памяти и

с третьим входом блока, выход узла хранения подключен к третьему выходу блока, первый выход которого соединен с выходом узла подключения триггеров входы которого соединены соответственно с первым входом блока и с выходами зла выбора элементов памяти, вход которого подключен ко второму входу блок а.

3.Синтезатор по п.1,отличаю щ и и с я тем, что блок ввода содержит распределители записи по строкам и считывания по строкам, узел запуска считывания, повторители, переключатели записи переменных, записи строки, стирания строки, стирания, памяти и запоминающее устройство, входы которого соединены соответственно с выходами распределителей записи по строкам и считывания по строкам

и через переключатели записи переменных, стирания строки и стирания памяти с источником питания, вход распределителя записи по строкам через переключатель записи строки соединен с источником питания, вход распределителя считывания по строкам подключен к вьлходу узла запуска считывания, входы которого соединены соответственно с первым, вторым, третьим и управляющим входами блока, первый выход запоминакяцего устройства соединен с первым выходом блока, второй выход - через повторитель соединен со вторым выходом блока, группа выходов которого через повторители соединена с группой выходов запоминающего устройства.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 494745, кл. G 06 F 15/34, 1974.

2.Авторское свидетельство СССР

№ 453698, кл. G 06 F 15/34, 1970 прототип).

Hi I

15

L..

Г

JM rt

t

KJ rLn / Upi Ur-j LJ

R

.r%U

3

...j

/4

т

0-, i

f6

M