Устройство для отображения графической информации Советский патент 1989 года по МПК G09G1/08 

1

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для вывода графической информации из ЭВМ.

Цель изобретения - повышение быстродействия устройства.

На фит. 1 представлена структурная схема устройства, на фит. 2 - функциональная схема блока выборочного стирания, на фиг. 3 - функциональная схема блока синхронизации, на фиг. 4 - фрагменты стираемых участков изображения.

Устройство содержит блок 1 памяти, дешифратор 2, блок 3 модуляции, распределитель 4 импульсов, блок 5 синхронизации, коммутатор 6 адреса, телевизионный индикатор 7, блок 8 преобразования координат, группу 9 элементов И. первый триггер 10, второй триггер 11 и формирователь 1 2 импульсов выборочного стирания, первый 13 и второй 14 регистры, первый 15 и второй 16 блоки сравнения, первый 17 и второй 18 элементы И-НЕ, третий 19 и четвертый 20 триггеры, третий элемент И-НЕ 21 , генератор 22 импульсов, счетчик 23 точек, счет чик 24 строк, блок 25 дешифраторов, пятый 26, шестой 27, седьмой 28 и восьмой 29 триггеры, сумматор 30.

Устройство работает следующим образом.

В режиме записи координат точек при формировании изображения и считывания растрового эквивалента изображения из блока 1 памяти на экран телевизионного индикатора 7 предлагаемое устройство работает в соответствии с известным.

3

Генератор 22 импульсов формирует импульсы высокой частоты, соответствующей требуемой дискретизации растр экрана по горизонтали, которые по- ступают на вход счетчика 23 точек. Коэффициент пересчета счетчика 23 точек соответствует телевизионному стандарту длительности строчной развертки. Сигналы с выхода генератора 22 импульсов и младших разрядов счетчика 23 точек поступают на тэаспреде- литель 4 импульсов, осуществляя его временную привязку к телевизионному синхросигналу. Сигнал с выхода стар- шего разряда счетчика 23 точек поступает на вход счетчика 24 строк, который осуществляет пересчет строк изображений в кадре и имеет период пересчета, соответствующий длитель- ности кадровой развертки.

Сигналы с выходов счетчика 23 точек и счетчика 24 строк поступают на первый и второй информационные входы коммутатора адреса 6, который в режиме считывания по сигналу из распределителя 4 импульсов подключает их к адресным входам блока 1 памяти для выработки адреса считывемых ячеек из блока 1 памяти. Сигна лы со старших разрядов счетчика 23 точек и счетчика 24 строк поступают на вторые вхпды соответственно первого 3 6 и второго i 5 блоков сравнения для обеспечения режима выбороч- ного стирания изображения. Сигналы с выходов счетчика 23 точек и счетчика 24 строк поступают на входы блока 25 дешифраторов, который вы

0 5 0

0 5

5

подаются сигналы установки их либо в О, либо в 1, в зависимости от рас положения стираемого участка изображения (фиг. 4 ). По сигналу Запись, подаваемому на управляющий вход устройства, в первый регистр 13 заносится код Y, а во второй регистр 14 код X для выбора стираемого участка. По сигналу Стирание поступающего на вход установки в второго триггера 1 1, происходит установление его в 1, С выхода второго триггера 11 этот сигнал поступает на информационный вход первого триггера 10, в качестве которого используется D-триггер. На тактовый вход первого триггера 1 0 поступают из блока 5 синхронизации кадровые импульсы. Первый кадровый импульс установит в 1 триггер 10, который управляет третьим элементом И-НЕ 21 в течение ровно одного кадра до прихода следующего кадрового импульса. Инверсный выход первого триггера 10 сбрасывает в О второй триггер 1I и управляет первым 15 и вторым 16 блоками сравнения также в течение одного кадра. На вторые входы первого и второго блока 15 и 16 сравнения поступают соответственно старшие разряды второго счетчика 24 строк и первого счетчика 23 точек блока 5 синхронизации. На первые входы первого 15 и второго 16 блоков . сравнения поступают соответственно выходы первого регистра 13, хранящего код Y, и второго регистра 14, хранящего код X. При равенстве

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для вывода графической информации из ЭВМ. Цель изобретения - повышение быстродействия устройства. Для этого в устройство введен формирователь импульсов выборочного стирания с соответствующими функциональными связями. Изобретение позволяет повысить быстродействие устройства при редактировании фрагментов изображения за счет обеспечения возможности выборочного стирания части изображения. 1 з.п. ф-лы, 4 ил.

рабатывает сигналы формирования строч-40 двоичных кодов на первом и втором

ного импульса, формируемого пятым триггером 26, кадрового импульса, формируемого шестым триггером 27, импульса строчной защитной полосы, формируемого седьмыми триггером 28, импульса кадровой защитной полосы, формируемого восьмым триггером 29. Полученные таким образом компоненты телевизионной синхросмеси преобразуются сумматором 30 в телевизион- вый сигнал, который подается на син хровход телевизионного индикатора 1, Кадровые импульсы с выхода шестого триггера 27 поступают на тактовый вход первого триггера 10 для обеспе- чения режима стирания изображения.

В режиме стирания изображения по установочным входам третьего триггера 19 и четвертого триггера 20

входах первого блока 15 сравнения, поступающих из первого регистра 13 и с выхода второго счетчика 24 строк блока 5 синхронизации, и при наличии разрешающего импульса от первого триггера 10 на выходе первого блока 15 сравнения появится импульс отрицательной полярности, поступающий на первый элемент И-НЕ 17. Аналогично, при равенстве двоичных кодов на первом и втором входах второго блока 16 сравнения, поступающих из второго регистра 14 и с выхода первого счетчика 23 точек блока 5 синхронизации, и при наличии разрешающего импульса от первого триггера 10 на выходе второго блока 16 сранения появится импульс отрицательной полярности, поступающий на второй элемент И-НЕ 18. Выходы первого и второго элемент И-НЕ 17 и 18, а также сигнал цикла стирания с прямого выхода первого триггера 1 О поступают на входы третьего элемента И-НЕ 21 , в результате чего на выходе третьего элемента И-НЕ 21 вырабатывается сигнал, соответствующий коду стираемого участка изображения, который подается на вторые входы группы элементов И 9. Таким образом, на все входы управления записью блока 1 памяти подается сигнал, сформированный формирователем 12, нулевой уровень которого соответствует стираемым участкам изображения .

Если коды, поступающие в первый регистр 1 3 и во второй регистр 14, будут одноразрядными и коды, поступающие от блока 5 синхронизации на первые входы блоков 15 и 16 сравнения, будут также одноразрядными, то наименьший размер окна стирания будет равен четверти экрана (фиг.4б) Если упомянутые коды будут двухразрядными, то наименьший размер окна стирания будет равен одной шестнадцатой части экрана (фиг.4а), и т.д.

Таким образом, предложенное устроство повышает быстродействие при модфикации фрагмента изображения за сче обеспечения возможности выборочного стирания изображения.

Формула изобретения

рого соединен с адресным входом коммутатора адреса, первый и второй информационные входы которого соединены с первым и вторым выходами блока синхронизации, третий и четвертый выходы которого подключены к первому и второму управляющим входам распределителя импульсов, третий управляюЮ Щий вход которого является входом сиг нала записи устройства, информационным входом которого является информационный вход распределителя импульсов , третий выход которого соеди15 нен с управляющим входом дешифратора, информационный вход которого подключен к первому выходу блока преобразования координат, второй и третий выходы которого соединены с

20 третьим и четвертым информационными входами коммутатора адреса, выход которого соединен с адресным входом блока памяти, информационный вход которого соединен с четвертым выходом распределителя импульсов, пятый выход которого соединен с управляющим входом блока памяти, выходы которого подключены к информационным входам блока модуляции, управ30 ляющие входы которого подключены к выходам группы распределителя импульсов, выход блока модуляции соединен с видеовходом телевизионного индикатора, синхровход которого под35 ключей к пятому выходу блока синхронизации, шестой выход которого соединен с тактовым входом первого триггера, выходы дешифратора соединены с первым входами элементов И группы,

0 выходы которого подключены к входам управления записью блока памяти, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит формирователь

5 импульсов выборочного стирания, первый вход управления стиранием которого подключен к инверсному выходу первого триггера, прямой выход которого соединен с вторым входом уп0 равления стиранием формирователя импульсов выборочного стирания, первый и второй адресные входы которого подключены к седьмому и восьмому выходам блока синхронизации, вторые

5 входы элементов И группы подключены к выходу формирователя импульсов выборочного стирания, первый и второй информационные входы которого являются третьим и четвертым адресными

входами устройства, пятым и шестым адресными входами которого являются первый и второй входы блокировки стирания формирователя импульсов выборочного стирания вход управления записью которого является управляющим входом устройства.

2, Устройство по F . 1 , о т л и - чающееся тем, что формирователь импульсов выборочного стирания содержит первый и второй регистры, первый и второй блоки сравнения, первый, второй и третий элементы И-НЕ, третий и четвертый триггеры, первый и второй входы третьего элемента И-НЕ соединены соответственно с выходами первого и второго элементов И-НЕ, первый вход первого элемента И-НЕ подключен к выходу первого блока сравнения, первый информа ционный вход которого соединен с выходом первого регистра} второй вход первого элемента Й-НЕ подключен к выходу третьего триггера, первый вход второго элемента Й-НЕ соединен

блок X

U ТрЗ

с выходом второго блока сравнения, первый информационный вход которого подключен к выходу второго регистра,

второй вход второго элемента И-НЕ подключен к выходу четвертого триггера, информационные входы первого и второго регистров являются первым и вторым информационными входами формирователя, управляющие входы первого и второго блоков сравнения являются первым входом управления стирания формирователя, вторым входом управления стиранием которого является третий вход третьего элемента И-НЕ, первым и вторым адресными входами формирователя являются вторые информационные входы первого и второго блоков сравнения, установочные входы

0 третьего и четвертого триггеров являются первым и вторым входами блокировки стирания формирователя, входом управления записью которого являются управляющие входы первого и

5 второго регистров, выход третьего элемента И-НЕ является выходом формирователя.

блок $ап Кодх.у

р. Ст.

SACK У КодУ Зал

ТкЗл.9 Фиг. 2

K6n.t

г-ЛЛ-1

22 - 23

HL

О Ж

KfabKfa.1b Kg/1.15.

К 6я. 12 фиг.З

КодX

блок/

26

27

28

79

jf u

I Т

т & Jtfr

a)

ЖЪ 1ЖТ# 0

H.TosO ЖТр 1

72