Устройство для определения функций распределения Советский патент 1980 года по МПК G06F17/18 

Изобретение относится к вычислитель ной технике, в частности к техническим средствам вычислительной техники, предназначенным для измерения вероятностных характеристик случайных прсиессов. Известно устройство, предназначенное для параллельного измерения функции распределения (Ф.Р.) ij. Однако оно не имеет такого положительного качества, как инвариантное к характеру изменения Ф.Р. постоянство погрешности восстановления. Известно устройство для измерения функций распределения случайных сигналов, сохраняющее постоянство погрешности восстановления, содержащее блок срав нения, первый вход которого является входом устройства, а второй подключен к выходу преобразователя код-на пряжение, вход которого соединен с выходом сумма тора, выход блока сравнения соединен с первым входом элемента исключительно ИЛИ, второй вход которого подключен к задатчику вероятности, а третий j- к первому выходу блока управления 2 . Недостатками этого устройства являются низкая скорость сходимости итерационного алгоритма и последовательное во времени измерение ординат функций распределения, что увеличивает продолжительность процесса измерения и заставляет увеличивать длительность реализации случайного процесса. Цель изобретения - увеличение быстродействия устройства при сохранении постоянства погрешности восстановления Ф.Р., независимо от ее вида. При параллельном измерении значений аргументов Ф.Р. (уровней ограничения входного сигнала) при заданных значениях ее ординат шаг итержии (величина, на которую изменяется уровень ограничения входного сигнала на некоторых заранее выбранных тактах измерения) ступенчато уменьшается с увеличением текущего объема выборки. Указанная цель достигается тем, что в устройство введены три счетчика, блок памяти, блок элементов И, элемент зацоржки , коммутатор и дешифратор/ выхо KOTOfioro соецинея с первым входом бло- кд Элементов И, второй вход которого подключен к выходу элемента исключитсльно ИЛИ, а выход - к- псфг.ому входу сумматооа, второй вход которого соединен с выходом блока памяти, входы кото рого соединены соответственно с выходом сумматора, со вторым выходом блока управления И с выходом первого счет чика, соединенным со входами второго счетчика и задатчика вероятности, вход первого счетчика соединен с третьим вы ходом блока управления, выход второго счетчика подключен к первому входу ком мутатора, второй вход которого соединен с выходом элемента задержки, а выход коммутатора подключен через третий счетчик ко входам дешифратора и элемента задержки. На чертеже предетавле1ш блок-схема предлагаемого устройства. Выход блока 1 сравнения (БС) соединен с входом элеме1гга 2 исключительно - ИЛИ. Второй вход последнего подключен к выходу задатчика 3 вероятности. Этот задатчик может быть выполнен в виде управляемого делителя частоты. В известном устройстве его роль выполняют генератор импульсов случайной амп литуды, второй амплитудный дискриминатор и регулятор уровня выборки. Вход Б

1 через преобразователь 4 код-напряжение (ПКН) соединен с выходом сумматора 5. Информационный вход и выход блока 6 памяти соединены соответственно с выходом и входом сумматора 5, а адресный вход - с выходом счетчика 7 числа ординат, со входами задатчика 3 вероятности и счетчика 8 объема выборки. Выход последнего соединен со входом коммутатора 9, выход которого соединен со входом, а адресный вход через элемент 1О задержки -.с выходом счетчика 11 иэменения шага и входом дешифраторов ; 12. Выход последнего через блок 13 элементое И, управляющий вход подключен к выходу элемента 2 исключительно - ИЛИ, соединен со вторым входом сумматора б. Вход счетчика 7 числа ординат, стробирующие входы блока 6 памяти и элемент исключительно ИЛИ, а также выход счетчика 8 подключены соответственно к выходам и входу блока 14 угфавления, роль которого в известла ординат увеличивается на единицу, из блока 6 памяти выбирают следующее значение кода напряжения уровня ограничения входного сигнала и такт измерения повторяют. После коррекции всех значений кода напряжения уровня ограничения входного сигнала счетчик 7 числа ординат сбрасывают на О, код счетчика 8 объема выборки увеличивают на единицу и цикл измерения повторяют до момента достижения заданного объема выборки. Коммутатор 9, элемент 1О задержки, счетчик 11 изменения шага и дешифратор 12 составляют схему изменения шага итерации (величины, на которую изменяется код напряжения уровня ограниче-. ния входного сигнала на каждом такте измерения.

Как показывает анализ и моделирование, скорость сходимости и статическая погрешность итерационного алгоритма, положенного в основу работы предлагйемого устройства, зависят от величины шага ОМ устройстве выполняет стробирующий 1 енератор. Устройство работает следующим обраом. Из ячейки блока 6 памяти, адрес которой определяется кодом счетчика 7 числа ординат, выбирается код напряжения уровня ограничения входного сигнала и через сумматор 5 и преобразователь 4 поступает на вход блока 1 сравнения, где сравнивается с входным напряжением. Ре зультат сравнения в виде напряжения ло-. гического О или подают на вход элемента 2 исключительно ИЛИ. На второй его вход поступает сигнал с выхода задатчнка 3 .вероятности, причем напряжение этого сигнала принимает значение логической 1 с вероятност15Ю, равной значению измеряемой ординаты Ф,Р. Это значение определяют состоянием счетчика 7 числа ординат. Элемент 2 подает на блок 13 элементов И сигнал разрешения сложения кода на выходе дешифратора 12 с кодом на выходе блока 6 памяти Б случае наличия напряжения логической на ее первом входе и логического О ш втором входе. Сигнал разрешения вычитания подают в прот1шо- положном случйе. Во всех остальных случаях сигнал НЕ выходе элемента исключительно ИЛИ отсутствует. Скорректированный в сумматоре 5 код напряжения уровня ограничения входного сигнала записывается в блок 6 памяти по тому же адресу. После этого код счетчика 7 чиситх рации. Чем больше шаг итерации, тем выше скорость сходимости и тем больше погрешность измерения функции распреде ления. Поэтому для сокращения времени измерения при сохранении требуемой ста тической погрешности величина шага ите рации ступенчато уменьшается с ростом объема выборки. Устройство изменения шага итерации работает следующим образом. В начальном состоянии счетчики 8 и 11 устанавливают на О. При этом с выхода дешифратора 12 на вход блока 13 элементов И поступает код, соответствующий половине диапазона изменения напряжения уровня ограничения входного сиг нала. При достижении кодом счетчика 8 значения 2 сигнал с выхода коммутатора 9 увеличивает на единицу код счетчика 11 изменения шага. Последний через дешифратор 12 выдает на вход блока 13 элементов И код равный 1/4 диапазо на изменения напряжения уровня ограничения входного сигнала и через промежуток времени, определяемый элементом Ю задержки, к выходу коммутатора 9 следующий разряд счетчика 8 объема выборки и так далее. За один цикл измерения происходит ко{ рекция уровней ограничения входного сигнала для всех ординат функции распределения, если цикл измерения укладывается по времени в интервал корреляции входного сигнала и позволяет добиться того же эффекта, что и при параллельном измерении при меньших-аппаратурных затратах. Формула изобретения Устройство для определения функций распределения, содержащее блок сравнения, первый вход которого является входом устройства, а второй подключен к выходу преобразователя код-напряжение, вход которого соединен с выходом сумматора, выход блока сравнения соединен с первым входом элемента исключительно ИЛИ, второй вход которого подключен к задатшку вероятности, а третий - к первому выходу блока управлешш, отличающееся тем, что, с целью повышения быстродействия, в устройство введенъ три счетчика, блок памяти, блок элементов И, элемент задержки, коммутатор и дешифратор, выход которого соединен с первым входом блока элементов И, второй вход которого подключен к вы ходу элемента исключительно - ИЛИ, а выход - к первому входу сумматора, второй вход которого соединен с выходом блока памяти, входы которого соединены соответственно с выходом сумматора, со вторым выходом блока управления и с выходом первого счетчика, соединенным со входами второго счетчика и задатчика вероятности, вход первого счетчика соединен с третьим выходом блока управления, выход второго счетчика подключен к первому входу коммутатора, второй вход которого соединен с выходом элемента задержки, выход коммутатора подключен через третий счетчик ко входам дешифратора и элемента задержки. Источники информации, принятые во внимание при экспертизе 1.Мирский Г. Я. Аппаратурное опрееление характеристик случайных процесов. М., Энергия, 1972, с. 330. 2.Авторское свидетельство СССР . 235412, кл. G 06 F 15/36, 1967.

/Ч

14

12

11

-fO

8