Регенератор двоичных символов Советский патент 1980 года по МПК H04L7/02 

Изобретение относится к радиотехнике и может быть использовано в системах передачи дискретной информации широкополосными сигналами по каналам с замираниями и рассеяни«ем во времени.

Известен регенератор двоичных символов, содержащий соединенные по входу согласованные фильтры, выходы КОТО1Ж1Х через амплитудные детекторы соединены с входами обнаружителя, последовательно соединенные опорный генератор и делитель частоты, второй вход которого соединен с выходом блока управления коэффициентом деления , а первый выход соединен с одним входом решающего блока непосредственно, а с другим входом через последовательно соединенные первый элемент задержки и интегратор, соответствующие выходы делителя частоты соединены с входом второг элемента задержки и первыми входами первого и второго конъюнкторов,второ вход первого конъюнктора соединен через Инвертор с вторым входом второго конъюнктора, а также вычислитель разности, первый ключ и третий

КОНЪЮНКТОР 1.

Недостатком этого регенаратора является низкая помехоустойчивость.

Цель изобретения - повышение помехоустойчивости .

Для этого в регенератор двоичных символов введены умножители, четыре блока памяти, семь к.гаочей и дополнительный вычислитель разности, причем выходы амплитудных детекторов через умножители, другие входы.которых объединены и соединены с первым выходом обнаружителя, подключены к входам вычислителя разности, выход которого соединен с другим входом интегратора, выходы умножителей соединены соответственно через последовательно соединенные первый ключ, первый блок памяти и второй ключ, а также третий ключ, второй блок памяти и четвертый ключ с .одним входом дополнительного вычислителя разности, другой вход которого через соответствующие последовательно соединенные пятый ключ, третий блок памяти и шестой ключ, а также седьмой ключ,четвертый блок памяти и восьмой ключ соединен с входами второго и четвертого ключей, другие входы четвертого и седьмого ключей

объединены и соединены с выходом второго конъюнктора, другие входы второго и пятого ключей объединены и соединены с выходом первого конъюнктора t при этом другие входы шестого

И ВОСЬМОГО ключей объединены и соединены с выходом второго элемента задержки, вход которого соединен с первым входом первого конъюнктора, второй выход обнаружителя соединен

с первым входом третьего конъюнктора, второй вход которого соединен

с третьим выходом делителя частоты, авыход - с объединенными другими входами первого и третьего ключей,

причем выход решающего блока соединен с входом инвертора, а выход дополнительного вычислителя разности соединен с входом блока управления коэффициентом деления.

На чертеже изображена структурная схема регенератора.

Регенератор содержит соединенные по входу согласованные фильтры 1, 2, выходы которых через амплитудные детекторы 3, 4 соединены со входами обнаружителя 5, последовательно соединенные опорный генератор б и делитель 7 частоты, второй вход которого соединен с блоком 8 управления коэффициентом деления, а первый выход соединен с входом решающего блока 9 непосредственно, а с другим входом - через последовательно соединенные первый элемент 10 задержки и интегратор 11.

Второй выход делителя 7 частоты соединен с входом второго элемента 12 задержки и объединенными первыми входами первого и второго конъюнкторов 13, 14. Второй вход первого конъюнктора 13 соединен через инвертор 15 с вторым .входом второго конъюнктора 14,

Выходы ё1мплитудных детекторов 3, 4 через умножители 16, 17, другие входы которых объединены и соединены с первым выходом обнаружителя 5, подключены к входам вычисли- , теля 18 разности, выход которого соединен с другим входом интегратора 11, Выходы умножителей 16, 17 соединены соответственно через последовательно соединенные первый ключ 19, первый блок 20 памяти и второй ключ 21, а также третий ключ 22, второй блок. 23 памяти и четвертый ключ 24 с одним входом дополнительного вычислителя 25 разности, другой вход которого через соответствующие последовательно соединенные пятый ключ 26, третий блок 27 памяти и шестой ключ 28, а также седьмой ключ 29, четвертый блок30 памяти и восьмой ключ 31 соединен с входами второго ключа 21 и четвертого ключа 24.

Другие входы четвертого 24 и седьмого 29 ключей объединены и соединены с выходом второго конъюнктора 14.

Другие входы второго 21 и пятого 26 ключей объединены и соединены с выходом первого конъюнктора 13. Другие входы шестого 28 и восьмого 31 ключей объединены и соединены с выходом второго элемента 12 задержки.

Второй выход обнаружителя 5 соединен с первым входом третьего конъюнктора 32, второй вход которого соединен с третьим выходом делителя

0 7 частоты, а выход - с объединенными другими входами первого 19 и третьего 22 ключей. Выход решающего блока 9 соединен с входом инвертора 15, а выход дополнительного вычислителя

25 разности соединен со входом блока 8 управления коэффициента деления. Регенератор работает следующим образом.

На вход подается сигнал, принимаемый на фоне.аддитивного флюктуацион ного шума, причем каждая посылка передается широкополосным сигналом (t) или Sj (t). Передаваемые сигналы ортогональны. Проходя согласованные фильтры 1 и 2, сигнал сжимаетсяво

5 времени, происходит разделение лучей.

С выходов амплитудных детекторов 3 и 4 сигналы поступают на входы обнаружителя 5, а также на первые вхо0 ДЫ соответств5 ющих умножителей 16,

17. В те моменты времени, когда принимается решение о наличии сигнала (луча), на импульсном выходе обнаружителя 5 появляется единичный потенциал, который подается на первый вход третьего конъюнктора 32.

При этом на выходе обнаружителя 5 вырабатывается оценка амплитуды соответствующего луча, которая подается на вторые входы умножителей 16 и 17. Если сигнал (луч) в некоторый момент времени отсутствует или не обнаруживается, то оценка аглплитуды на выходе обнаружителя 5 раина нулю.

5 Одновременно обнаружение импульсного сигнала и оценку его амплитуды можно осуществить, например, с помощью дискретных накопителей.

В случае флюктуирующих лучей оценку текущей амплитуды с последующим обнаружением можно осуществить в каждом элементе временной дискретизации также с помощью фильтров Калмана.

f В результате перемножения огибающей процесса на оценку амплитуды сильные лучи, усиливаются больше (подчеркиваются) , а слабые - меньше (подавляются) . После перемножения на оценку амплитуды сигналы вычитаются и

0 на выходе вычи.слителя 18 разности получается биполярный видеосигнал. Мощности обнаруженных лучей суммируются в интеграторе 11. Таким образом, наличие умножителей 16 и 17, а также обнаружителя 5 позволяет отделить сигналы лучей от тех временных интервалов, где присутствует только шум, а также осуществить весовое суммирование обнаруженных лучей, что повьилает помехоустойчивость устройства. Решение о значени дискретного информационного параметра J(l)--l принимается в решающем блоке 9 путем опроса один раз за такт состояния интегратора 11. Если в момент опроса напряжение на выходе интегратора 11 положительно, то принимается решение о том, что

, при отрицапередан символ

тельном выходном напряжении интегратора 11 принимается решение в польз символа О (этому соответствует нулевой потенциал на выходе решающего блока 9). Моменты регистрации символов (моменты опроса) определяются импульсами, следующими с периодом TO и поступающим на второй вход решающего блока 9 с первого импульсного выхода делителя 7 частоты. Эти же импульсы через первый элемент 10 задержки поступают на второй вход интегратора 11 для его обнуления. Вероятность ошибочной регистрации символов минимальна, если в интервал интегрирования попадают сигналы лучей одной полярности, относящиеся к одному переданному символу. Это возможно, когда импульсы, управляющие работой решающего блока 9 и обнуляющие интегра.тор 11, располагаются между последним лучом предыдущей посылки и первым лучем последующей посылки. При этом предполагается, что интервал рассеяния сигнала во времени Тд меньше тактового интервала Т на некоторую защитную величину.

При появлении на импульсном выходе обнаружителя 5 очередного импульса обнаружения и отсутствии запрещающего (нулевого) потенциала на втором входе третьего конъюнктора 32, замыкаются ключи 19 и 22, а амплитуды процессов, дейст вующих в эти моменты времени на выходах, умножителей 16 и 17, запоминаются V первом 20 и втором 23 блоках памяти Один раз за такт на втором импульсном выходе делителя 7 частоты появляется синхроимпульс, который, пройдя второй элемент 12 задержки, замыкает ключи 28 и 31. В эти моменты времени информации с выхода первого 20 и второго 23 блоков памяти переписывается соответственно в третий 27 и четвертый 30 блоки памяти. Таким образом, в моменты появления синхроимпульсов на выходах блоков 20 и 23 присутствуют напряжения, имевшие место в момент последнего обнаружения луча на текущем К-м такте, а на выходах блоков 27 и 30 присутствуют напряжения , имевшие место в момент последнего обнаружеНИН луча на предыдущем (К-1,1-м такте. В качестве блоков памяти могут быть использованы, например, конденсаторы в цепи с малой постоянной времени заряда (меньшей, чем длительность элемента временной дискретизации) и большой посравнению с тактом постоянной времени разряда.

Опрос, состояния интегратора 11

10 в решающем блоке 9 и обнуление интегратора 11 происходит раньше на величину 5 , чем на втором импульсном выходе делителя 7 частоты появляется очередной синхро15импульс, временное положение которого и определяет текущую оценку (К) задержки первого луча (Кномер-такта) . Таким образом, к моменту появления синхроимпульса реше0ние о значении информационного дискретного параметра ) (t) уже принято и на выходе решающего блока 9 к моменту Т: (К) устанавливается единичный или нулевой потенТциал.

5 Единичный потенциал на выходе решающего блока 9 открывает конъюнктор 13, запирая через инвертор 15 конъюнктор 14. Нулевой потенциал на выходе решающего блока 9, наоборот, запирает конъюнктор 13 и открывает

0 конъюнктор 14. Таким образом, синхронизирующий импульс, поступающий в момент времени -с (К) на первые входы конъюнкторов 13 и 14,появляется в зависимости от потенциала на вы5ходе решающего блока 9, либо на управляющих входах ключей 21 и 26, либо на управляющих входах ключей 24 и 29. В результате на входы дополнительного вычислителя 25

0 разности поступают либо напряжения с выходов первого 20 и третьего 27 блоков памяти, либо напряжения с выходов второго 23 и четвертого 30 блоков памяти.

5

Введем следующие, обозначения; У(Ю- напряжение на выходе первого (при g 1) амплитудного детектора 3 или второго (при g 2) амплитудного детек:тора 4 в K-w элементе

0 временной дискретизации на К-м такте ;

.,ЬД,ГАЕЬ - количество элементов

С-1,2, временной дискретизации на тактовом интервале;

5

А СЮоценка амплитуды входного процесса в Й-м элементе временной дискретизации на- К-м такте ;

Л-ЛСЮномер дискрета, в котором по0следний раз произошло обнаружение луча на К-м такте. Таким образом, в блоках 20 и 23 памяти на текущем К-м такте запоминаются величины Af, (К). ,(К) , а в

5 блоках 27 и 30 памяти на К-м такте

хранятся величины (к 1). Следовательно, в моментт (К) , когда на втором импульсном выходе делителя 7 частоты появляется синхроимпуль замыкающий одну из пар ключей 2.1 и 26 или 24 и 29, на выходе дополнительного вычислителя 25 разности образуется сигнал коррекции

диСЮ ДА(()УддСК-1) f) При -формировании сигнала коррекции и перезаписи информации из первого 20 и второго 23 блоков памяти соответственно в третий 27 и четвертый 30 блоки памяти импульсы обнаружения запрещаются с помощью конъюнктора 32 импульсами запрета, за счет чего состояние первого 20 и второго 23 блоков памяти остаетс я .неизменным.

В момент времени t l. производится опрос интегратора 11 с последующим его обнулением. В результате опроса в решающем блоке 9 принимаетс решение в пользу символа . В результате этого решения в момент времени -f (К) на входы дополнительного вычислителя 25 разности поступают сигналы с выходов первого 20 и третьего 27 блоков памяти. При этом на выходе дополнительного вычис лителя 25 разности формируется отрицательный сигнал коррекции

йи(ю4А(-«);У1д.и -Хдси-1)):, (г)

ГкТ f т

так как в интервале L QI «J на

выходе первого амплитудного детектора 3 действует только шум и в первый блок 20 памяти в моменты обнаружения I записываются значения шумовой реализации, а в интервале на выходе первого амплитудного детектора 3 действует смесь сигнала с шумом и в третий блок 27 памяти в момент

(М-1) переписывается случайная .величина,которая определяется суммар ным напряжением шума и сигнала третьего луча. л

В момент времени прИ нимается решение в пользу символа

(-1), на выходе решающего блока 9 устанавливается нулевой потенциал, под действием которого в момент

СИ-Ола входы дополнительного вычислителя 25 разности поступают

сигналы с выходов второго 23 и четвертого 30 блоков памяти. При

этом также формируется отрицательвый Сигнал кч- прекции

&и(.П%дС«Л)4/М..К (-)

Под действием сигнала коррекции оценка {W) уменьшается, стремясь к fj (k), т.е. задержка синхроимпульсов уменьшается, стремясь к задержке первого луча. При следовании .подряд нескольких nocfinoK одного знака в идеальной ситуации при отсутствии UIVMOR и замирания

ли()0, так как сигналы на двух соседних посылках одинаковы. В реальной же ситуации при следовании подряд нескольких посылок одного знака математическое ожидание 5 сигнала коррекции равно нулю, т.е.

mJuUtWbO

Очевидно, что в этом случае принимаемый сш-нал не несет в себе синхронизирующей информации.

Таким образом, знак сигнала коррекции меняется при переходе через -t (k) . Описанная процедура фopмиpo- вания ) рассматривается дл случая, когда )T(K) . При t-(.K) процедура формирования аналогична, при этом ди(К) 0.

Дисперсия ошибки оценки -(t) при фиксированном отношении сигнал/

0 шум определяется коэффициентом уси ления блока 8 управления коэффициентом деления.

Из двух, членов, стоящих в правой части выражения (1), при правильн.ом

5 обнаружении луча и разнополярных соседних посылках один член с точностью до оценки амплитуды представляет собой огибающую шума, а другой огибающую смеси (сигнал+шум).

QТаким образом, в.предложенном

регенераторе сигнал коррекции определяется в конечном итоге амплитудой сигнала (отношение сигнал/шум) в лучах .

Изобретение позволяет повысить помехоустойчивость регенератора двоичных символов.

Формула изобретения

Регенератор двоичных символов,

содержащий соединенные по входу согласованные фильтры, выходы которых через амплитудные детекторы соединены со входами обнаружителя, последовательно соединенные опорный генератор и делитель частоты, второй вход

которого соединен с- выходом блока управления коэффициентом деления, а первый выход соединен с одним

входом рецгающего блока непосредственно, а с другим входом - через последовательно соединенные первый элемент задержки и интегратор, соответствующие ;выходы делителя частоты соединены с входом второго элемента задержки и первыми.входами первого и второго конъюнкторов,второй вход первого конъюнктора соединен через инвертор с вторым входом второго конъюнктора,а также вычислитель разности,первый ключ и третий конъюнктор, отличающийся тем, что, с целью повышения помехоустойчивости ;. введены умножители, четыг е блока памяти, семь ключей и лополнительный вычислитель разности, причем

выходы амплитудных детекторов через умножители, другие входы которых объединены и соединены с первым выходсм обнаружителя, подключены к входам вычислителя разности, выход которого соединен с другим входом интегратора,выходы умножителей соединены соответственно через последовательно соединенные первый ключ, первый блок памяти и второй ключ, а также третий ключ, второй блок памяти и четвертый ключ с одним входом дополнительного вычислителя разности, друг.ой вход которого через соответствукйдие последовательно соединенные пятый -ключ, третий блок памяти if

шестой ключ, а также седьмой ключ, четвертый блок памяти и восьмой ключ

соединен с входами второго и четвертого ключей,другие вЯоды четвертого . и седьмого ключей объединены и соеди нены с выходом второго конъюнктора, другие входы второго и пятого ключей

объединены и соединены с выходом первого конъюнктора,при этом другие входы шестого и восьмого ключей объединены и соединены с выходом второго элемента задержки, вход которого соединен с первым входом первого конъюнктора, второй выход обнаружителя соединен с первым вхо,дом третьего конъюнктора, второй вход которого соединен с третьим выходом делителя частоты, а выход с объединенными другими входами первого и третьего ключей, причем выход решающего блока соединен с входом инвертора, а выход дополнительного вычислителя разности соединен

5 с входом блока управления коэффициентом деления.

Источники информации, принятые во внимание при экспертизе 20 1. Авторское свидетельство СССР №610313, кл. Н 04 L 7/02, 1975.