(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬШХ УРАВНЕНИЙ
название | год | авторы | номер документа |
---|---|---|---|
Статический возбудитель электрических машин | 1991 |
|
SU1786618A1 |
Преобразователь напряжения | 1983 |
|
SU1134998A1 |
Высоковольтный регулируемый инвертор | 1980 |
|
SU936304A1 |
ЛИНИЯ ЗАДЕРЖКИ | 1992 |
|
RU2037953C1 |
УСТРОЙСТВО ОБНАРУЖЕНИЯ СИГНАЛОВ С ПРОГРАММНОЙ ПЕРЕСТРОЙКОЙ РАБОЧЕЙ ЧАСТОТЫ | 1997 |
|
RU2110890C1 |
ПОЛУПРОВОДНИКОВОЕ УСТРОЙСТВО НЕРАЗРУШАЕМОЙ ПАМЯТИ | 1992 |
|
RU2097842C1 |
Сеточная модель | 1984 |
|
SU1260981A1 |
ДИФФЕРЕНЦИАЛЬНЫЙ КОНДУКТОМЕР | 1990 |
|
RU2006844C1 |
Ячейка памяти для регистра сдвига | 1972 |
|
SU503295A1 |
Устройство для заряда накопительного конденсатора | 1977 |
|
SU714627A1 |
Изобретение относится к аналоговой вычислительной технике и предназначено для автоматического нахождения решений дифференциальных уравнений в частных.производных на резистивной сетке Либмана. Известен сеточный электроинтегратор, содержащий автоматический потендиометр, аналоговое запоминающее устройство, выход которого подключен через сбпротивление к узловой точке сетки интегратора, а вход периодичес ки подключается к электрическому выходу потенциометра 1J. Наиболее близким техническим решением к изобретению является устройство для решения дифференциальных уравнений, содержащее источник напряжения, R-сетку, п ячеек памяти, где п равно числу шагов разбиения области, и выходное устройство 2, Недостатком известных устройств является невысокое быстродействие. Цель изобретения - повышение быстродействия и точности устройства. Это достигается Тём, что в устройство для решения, дифференциальных уравнений, содержащее источник напряжения, К-сет ку, и цепочки из последовательно соединенных ячеек памяти, введены по числу узлов R-сетки группы инверторов и группы ячеек памяти, причем выход каждого, инвертора первой группы подключен ко входусоответствующей ячейки памяти первой группы, выход которой соединен со входом соответствукщей ячейки памяти второй гру пльзу вькод Т отЬроЙ подключен к соответствующей гр«1ничной точке R-сетки и ко входу, сортветствукщему входу инвертора второй группы, выход которого через цепочку из последовательно соединенных ячеек памяти подключен к соответствующему выходу устройства, первый выход источника напряжения соединен с управляющими входами нечетных ячеек памяти цепочек и ячеек первой группы, управляющие входы ячеек памяти второй группы и четных ячеек памяти цепочек п6дк.яючены ко вторсялу выходу источника напряжения, каждая узловая точка R-сетки соединена со входом соответствукхцего инвертора первой группы. На чертеже представлена структурная схема устройства. Оно содержит R-сетку 1, первую группу инверторов 2, первую и вторую
группы ячеек памяти 3 и 4 соответст-, еныо, вторую группу инверторов 5, к ячеен; памяти , источник напряжения 7, ключевой элемент 8, конденсатор 9 . . - - Устройство работает следующим образом.
Рассмотрим п-ный узел R-сетки. В сходный момент времени ячейка памяти второй группы 4-содержит на конденсаторе 9. напряжение, соответствугадее по абсолютной величине напряжению начального условия, но противоположное пб знаку. Инвертированное ячейкой памяти напряжение этой величины Нрисутствует на входе узла сетки А и на входе ячейки б, повторенное ее. инвертором 5. В узле отработано напряжение решения на первом временном шаге. На входе ячейки 3 это напряжение повторяется через ее инвертор 2. В остальные ячейки памяти занесены нулевые напряжения. С проявлением на первом выходе источника 7 первого импульса открывается ключевой элемент 8 ячейки пагляти 3,и решение для первого вр ёмённ 6г6,шага записывается на ее конденсатор 9. Этим же импульсом открываются всё клйчевыё элементы в нечетных ячейК51К памяти, и происходит запись.информации из предьщущих им четных ячеек этой цепи. В силу нулевык исходных значений на всех конденсаторах цепи F останутся неизменные нулевые напряжения йа исключением первого, куда будет занесено напряжение начального условия со входа .
Второй (по времени) , импульс поступает со второго выхода источника 7 и откроет ключевой элемент ячейки памяти 4 в цепи Е и пер/епишет инвертиронайное значение напряжения решення для первого временного шага на свой койденс атор.. Напряжение решения для первого временного шага, будучи вторично инвертировано ячейкой памяти 4 цепи Е, окажется на входе узла А,. Этим же импульсом открываются все ключевые элементы четных ячеек памяти в цепи Р.. В силу нулевых исходнйх значе.НИИ на всех конденсаторах цепи F останутся неизменные нулевые напряжения, за исключением первого, куда; уже за- несено напряжение начального условия, и втброго, куда теперь это напряжение перезапишется.
ТЬетий (по времени) ймпульс поступает с первого выхода источника 7 и совершает те же коммутации, и пер- вый. В ре.зультате полученное R-сеткой решение на дтором временном шаге с выхода узла запишется на конденсатор 9
ячейки памяти 3, а на конденсатор 9 .Ячейки памяти б в цепи F будет занесено значение напряжения для первого временного шага, С поступлением очередных импульсов цепь Б будет осущесте влять циклическое получение решений, а цепь F записывать их, сохранять и, в соответствии с тактами цикла, продвигать вдоль цепи, в конечном итоге выдавая для.считьшания с выхода ячейQ ки памяти бц. .
Если ключевыми элементами ячеек памяти цепи F управлять импульсами, частота которых поделена на два по сравнению с импульсами, управляющими цепью Е, то полученные решения будут 5 -записываться в цепи F через одно . Выбира:я степень деления частоты, можно запоминать нужные решений из просчитьшаемых.
Формула изобретения
Устройство для решения дифференциальных уравнений, содержащее источник напряжения , R-сетку, цепочки из последовательно соединенных ячеек памяти, отличающееся тем, что, q целГью цовышения быстродействия и точности в устройство введены по числу узлов R-сетки труппы инверторов и группы ячеек памяти, причем выход каждого инвертора первой группы подключей ко входу соответствующей ячейки памяти первой группы, выход которой соединен со входом соответствующей ячейки памяти, второй группы, выход которой подключен к соответствующей граничной, точке R-сетки и к входу, соответствукщемувходу инвертора второй группы, выход которого через цепочку из последовательно соединенных ячеек: памяти подключен к соответству|рщему выходу устройства, первый выход источника напряжениясоединен с управляющими входами нечетных ячеек памяти цепочек и ячеек памяти первой группы, управляющие входы ячеек памяти второй группы и, четных ячеек памяти цепочек подключены ко второму
выходу источника напряжения, каждая узловая точка R-сетки соединена со входом соответствующего инвертора первой, группы.
Источники информации,принятые во внимание цри экспертизе 1. Авторское свидетельство СССР
№ 171169, кл. G Об G 7/46, 1963.
2, Авторское свидетельство CCQP № 154733, кл. G Об G 7/18,.1962 (прототип).
Авторы
Даты
1980-04-05—Публикация
1978-04-11—Подача