Устройство для управления встечно-параллельно включенными тиристорами Советский патент 1980 года по МПК H02M1/08 H03K17/72 

вход которого подсоединен к выходу формирователя импульсов, выход - к входу усилителя импульсов управления, а третий вход вместе с тактовым входом тактируемого триггера включен на выход формирователя задержанных импульсов, тактовый вход которого подсоединен к выходу блока синхронизации, а информационный вход вместе с информационным в содом тактируемого триггера включен на инверсный выход входного У 5-триггера.

If ,,

На фиг. 1 представлена принципиальная схема устройства для управления встречнопараллельно включенными тиристорами; на фиг. 2 - диаграммы, поясняющие принцип его работы.

Устройство содержит блок 1 синхронизации с сетью, соединенный с формирователем 2 импульсов управления, усилитель 3 импульсов, подключенный к управляющим переходам встречно-параллельно соединенных тиристоров 4, включенных последовательно с трансформаторной нагрузкой 5, блок 6 магнитной памяти, выполненный в виде датчика 7 тока, включенного в цепь тиристоров 4, порогового элемента 8, включенного между датчиком 7 тока и 5-входом запоминающего 5-триггера 9, / -вхоД которого, а также -вход тактируемого .RS-триггера 10 подключен к прямо М у выходу входного 7 5-триггера 11, тактовый вход - к выходу блока 1 синхронизации, информационный вход - к инверсному выходу тактируемого триггера 10, а прямой выход - к одному из входов логического элемент И-ИЛИ 12. Последний включен между формирователем 2 и усилителем 3 и подключен также вместе с тактовым входом тактируемого триггера 10 к выходу формирователя 13 задержанных импульсов, тактовый вход которого подсоединен к выходу блока 1 синхронизации, а информационный вход вместе с информационным входом тактируемого триггера 10 включен на инверсный вь1ход .5-триггера 11.

Принцип работь устройства поясняется диаграммами фиг. 2.

Синусоидальное, напряжение сети (фиг. 2,а), поступающее на блок 1 синхронизации, преобразуется в парафазные синхросигналы прямоугольной формы (фиг. 2, б, в), которые используются для запуска формирователя 2 пмпульсов и тактирования формирователя 13 задержанных импульсов и запоминающего триггера 9. Формирователь 2 импульсов выдает сигналы (фиг. 2,г) в начале каждого полупериода напряжения сети. Эти сигналы поступают на первый выход элемента И-ИЛИ 12. Формирователь 13 задержанных импульсов, тактируемый сигналами с одного из выходов блока 1 синхронизации, запуска-ется при наличии на его информационном входе сигнала логического «О, поступающего с инверсного

выхода / 5-триггера 11 при включении последнего.

В исходном состоянии, когда / 5-триггер 11 вьшлючен и--на его прямом выходе сигнал равен «О (фиг. 2,д), на выходе формирователя (фиг. 2,е) сигнал равен логическому «О, на инверсном выходе тактируемого триггера 10 (фиг. 2,ж)-логической «1, на. прямом выходе запоминающего триггера 9 (фиг. 2,з) - логическому «О, на выходе элемента 12 (фиг. 2,и)-логическому . При этом тиристоры 4 закрыты, на выходе датчика 7 тока (фиг. 2,к) сигнал отсутствует, на выходе порогового элемента 8 (фиг. 2,л) сигнал равен логической «1. На нагрузке 5 напряжения нет (фиг. 2,м}.

При включении / 5-триггера 11-на выходе формирователя 13 задержанных импульсов получаются импульсы (фиг. 2,е), смещенные относительно отрицательного фронта синхросигналов (фиг. 2,6) к концу полупериода, но не выходящие за положительный фронт синхросигналов. Первый из этих импульсов, пройдя через элемент 12 и усилитель - 3, осуществляет предварительное включение одного из, тиристоров 4 в конце соответствующего полупериода напряжения сети. Импульс тока в нагрузке оказывается при этом небольшим, так как подключение нагрузки к источнику питания происходит при пониженном напряжении. Однако его величина, получается различной в зависимости от того, в какой фазе происходит предыдущее отключение питания нагрузки.

В тех случаях, когда фаза включения питания оказывается противоположной фазе предыдущего выключения питания, импульс тока в нагрузке будет минимальным в связи с изменением направления перемлгничивания трансформатора и меньще некоторого (порогового) значений. Поэтому сигнал с выхода датчика 7 тока не сможет переключить пороговый элемент 8, и запоминающий триггер 9 не будет включен по S-входу.

Первый из импульсов, сформированный формирователем 13, обеспечивающий предварительное включение одного из .тиристоров 4, осуществляет также и включение по тактовому входу триггера 10 (отрицательным фронтом). Сигнал с инверсного выхода этого триггера разрешает запуск по тактовому входу запоминающего триггера 9, который переключается в состояние логической «1 синхросигналом с выхода блока 1 синхронизации, пропустив один полупериод, напряжения сети. Сигнал с прямого выхода триггера 9 разрешает прохождени на выход элемента 12 сигналов с выхода формирователя 2, которые обеспечивают включение одного из тиристоров 4. в начале каждого полупериода напряжения сети.

В тех случаях, когда фаза включения питания совпадает с фазой предыдущего вы-ключения питания, импульс тока в нагрузке оказывается больше некоторого (порогового) значения в связи с сохранением направления перемагничивания трансформатора. Сигнал, снимаемый с выхода датчика 7 тока, вызывает срабатывание порогового элемента 8, на выходе которого сигнал на время импульса падает до уровня логического «О, вызывая запуск триггера 9 по 5-входу. В результате этого обеспечивается запуск одного из тиристоров 4 синхросигналами с выхода формирователя 2 в начале следующего полупериода напряжения сети, т. е. без пропуска полупериода.

Благодаря подаче на трансформатор напряжения сети в соответствующей фазе, устраняется возможность перегрузки тиристора и трансформатора броском тока перемагничивания последнего в момент его подключения к напряжению сети.

Таким бразом, предлагаемое устройство способствует повышению надежности устройств, в которых используется коммутация трансформаторной нагрузки при помощи тиристоров.

Формула изобретения

Устройство для управления встречно-параллельно включенными тиристорами, содержащее формирователь ,и усилитель импульсов управления и блок магнитной паяти, отличающееся тем, что, с целью повышения надежности, оно снабжено блоком синхронизации с сетью, включенным на

вход формирователя импу ньсов, а блок магнитной памяти выполнен в виде датчика тока, порогового элемента, запоминающего и тактируемого / 5-триггеров с дополнительными информационным и тактируемым входами, входного jR5-TpHrrepa, формирователя задержанных импульсов и логического элемента И-ИЛИ, причем выход датчика тока, включенного последовательно с тиристорами, через пороговый элемент подключен к 5-входу запоминающего триггера, R-вход. которого, а также -вход тактируемого триггера подключены к. прямому выходу входного / 5-триггера,

тактовый вход - к выходу блока синхронизации, информационный вход - к инверсному выходу тактируемого уриггера, а прямой выход - к одному из входов элемента И-ИЛИ, второй вход которого подключен

к выходу формирователя импульсов, выход - к входу усилителя импульсов управления, а третий вход и тактовый вход тактируемого триггера включены на выход формирователя задержанных импульсов,

тактовый вход которого подключен к выходу блока синхронизации, а информационный вход вместе с информационным входом тактируемого триггера включен на инверсный выход входного 7 5-триггера.

Источники информации,

принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 422100, 2НОЗК 17/02, 1970.

2.Авторское свидетельство СССР 419.862, 2g05F 1/14, 1972.

Сеть

/л; г . . V/ У V/ V/ V/ -vy

I I I I I i

1 I

x XX

V/

i

ГП I-II- Г

i

--Li

1

ill-i

x:Xt