Устройство для сопряжения Советский патент 1980 года по МПК G06F3/04 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах дл сопряжения ЦВМ с внешними устройства ми. Известны устройства для обмена данными управляющей вычислительной машины с периферийными устройствами, содержащие регистр обмена,соединенный с периферийными регистрами двухсторонней связью, блок выбора приоритета, первый выход которого соединен с первым входом блока упра ления, второй выход и первый входподключены соответственно ко входай и выходам периферийных устройств, соединенных выходами со входами соответствующих периферийных регистро второй вход блока управления соединен с выходом центрального процессора, коммутатор, первая группа входов которого подключена к первому выходу блока управления, вторая к выходам периферийных-устройств, а выход к управляющему входу регистр обмена, соединенного двухсторонними информационными связями с центральны процессором, причем первый выход блока выбора приоритета подключен к первым управляющим входам централь него процессора и коммутатора, вторые управляющие входы которых соединены со вторым выходом блока управления, второй вход блока выбора приоритета подключен к выходу центрального процессора 1. Недостаток этих устройств состоит в ограниченных функциональных возможностях, что исключает одновременный обмен данными нескольких внешних устройств (абонентов) с процессором о бме на. Наиболее близким к данному по сущности технического решения является устройство для сопряжения процессора с устройствами ввода-вывода, содержащее регистр запросов и регистр маски, подключенные выходами соответственно с первым и вторым входами блока анализа приоритетов,блок управления и синхронизации, соединенный первым выходом с регистром связи с процессором, выход которого подключен ко ВХО.ЦУ регистра маски, а вторым выходом - с третьим входом блока анализа приоритетов, подканалы абонентов., подключенные первыми входами и выходами к соответствующим выходам и входам блока анализа приоритетов, вторыми, третьими и четвертыми входами - соответственно к третьему выходу блока управления и синхронизации, второму и третьему выходам регистра связи с процессором а вторыми и третьилта выходами - к соответствующим входам выходного блока данных и выходного блока адреса, причем каждый подканал абонента содержит, управляемый счетчик тактов, соединенный выходом со входом формирователя управляющих сигналов, выход которого подключены соответственно к управляющим входам регистра управляющих слов, регистра записи и регистра чтения.

Недостаток указанного устройства заключается в его сложности, что обуславливает низкую надежность устройства.

Цель изобретения - упрощение устройства.

Поставленная цель достигается тем, что в устройство, содержащее подканалы аеЗонентов, блок приоритетов, блол синхронизации, регистр обмена, первые вход и выход которого являются соответственно информационным входом и выходом устройства и блок управления обменом, первые вход и выход которого являются соответственно управляющими входом и выходом устройства, вторые вход и выход подключены соответственно к первому выходу и входу блока синхронизации, а Второй и третий выходы - соответственно к первому входу подканалов абонентов и управляющему входу блок приоритетов, входы запросов и выходы разрешения которого соединенк соответственно с первыми выходами и Вторыми входами соответствующих подканалов абонентов, введены регистр готовности программы, подключенный информационныгли входом и выходом соответственно ко вторым выходу и входу регистра обмена, управляющем входом - к четвертому выходу блока синхронизации, а управляющими выходами к третьим входам соответ|:л:вующих подканалов абонентов, коммутатор информации и блок контроля по модулю, соедатненный первым входом и выходом соответственно с третьими выходом и входом регистра обмена, а вторым и третьим входами соответственно с третьим выходом блока управленияОбменом и пятым выходом блока синхронизации, шестой выход.которого подключен к управляющему входу коммутатора информации, информационные вход и выход которог соединены соответственно с четвертыми выходом и входом регистра обмена подключенного пятым входом к четвертому выходу блока управления; обменом, а входы к выходы группы информационных входов и выходов и входы группы адресных входов - соответственно с четвертыми входами,

вторыми и третьими выходами соответствующих подканалов абонентов, а также тем, что подканал абонента содержит регистр служебных сигналов., соединенный входом и выходом соот„ ветств.енно с первыми выходом и вхо- дом узла управления, комг утатор типа передачи, соединенный первыми входом и выходом соответственно с первыми выходом и входом регистра обмена - подканала, вторые вход и выход которого являются соответственно четвертым входом и вторым выходом подканала, элемент И, первый вход которого является третьим входом подканала, а выход соединен со вторым 5 входом узла управления, третий и четвертый выходы которого соединены соответственно со вторым входом KONiMyTaTopa типа передач и третьим входом регистра обмена подканала, а 0 пятый и шестой - соответственно с третьим выходом подканала и входом триггера готовности, выходом соединенного с первым выходом подканала, и элемент ИЛИ, входы.которого явля5 ются соответственно первым и вторым входами подканала, а выход соединен со ВТОРЫМ входом элемента И.

На фиг. 1 показана блок-схема ., стройства; на фиг, 2 - функциональ0 ная схема коммутатора информации.

Устройство содержит регистр 1 обмена, блок 2 управления обменом, блок 3 синхронизации, блок 4 приоритета, подканалы 5 абонентов,блок

5 б контроля, коммутатор 7 информации и регистр 8 готовности программы. Каждый подканал 5 состоит из регистра 9 обмена подканала, узла 10 управления, регистра 11 служе.бных сигнаQ лов, коммутатора 12 типа передачи, триггера 13 готовности, элемента И

14 и элемента ИЛИ 15. Устройство сопрягается с процессором 16 обмена и с абонентами 17 (внешними устройст в амл) .

Коммутатор 7 информации (фиг,2) содержит несколько групп элементов И 18 приема по числу подканалов 5, причем число элементов И 18 в группе

0 соответствует разрядности передаваемых подканалов слов, элементы И 19, элементы ГОШ 20, ГЕ)уппы элементов И 21 выдачи, число которых равно числу по.дканалов, а число элементов

И соответствует разрядности выдаваемого в подканал слова, элементы И 22 и 23, триггер 24 режима коммутатора, элементы 25 и 26 коммутации приема и выдачи соответственно. Устройство работает следующим

0 образом.

Процессор 16 обмена в начале работы выдает на регистр 1 команду рабочего режима, которая рааиифровывается блоком 2, который запускает

5 блок 3, подготавливая его к автономной работе по приему и выдаче информации.

Затем процессор 16 выдает значение регистра готовности программы, которое транслируется через регистр 1 на регистр 8, где хранится в течение всего времени обмена,вплоть до смены показаний регистра 8,

После записи в регистр 8 блок 3 производит пуск подканалов подачей сигнала на входы элементов ИЛИ 15. Выходной сигнал с элемента ИЛИ 15 пройдет через элемент И 14 только в случае наличия сигнала с соответствующего разряда регистра 8 на узел 10, инициируя начало автономной работы подканала. Далее запущенные подканалы 5 работают одновременно и независимо, выдывая (или принимая) одно слово информации в (или из) вненего устройства в соответствии с конкретной временной диаграммой последнего.

При приеме информации от внешнего устройства коммутатор 12-под воздействием сигнала с узла 10 .открывает соответствующие цепи (параллельные или последовательные) выдачи информации на регистр 9,- а при выдаче информации во внешнее устройство открываюся соответствующие цепи (параллельны или последовательные) приема информации от регистра 9. Выдача или прие слова заканчивается установкой в единичное состояние триггера 13 и переходом подканала 5 в состояние ожидания связи с регистром 1.

Обмен информацией подканалов 5 с процессором обмена происходит в два этапа.

На первом этапе блок 3, подавая сигнал на блок 4, выделяет номер старшего подканала из числа выставивших свои готовности. Блок 4 разрешае работу одного подканала 5, выдавая сигнсШ через элемент ИЛИ 15 и элемент И 14 на узел 10, который через соответствующий вход коммутатора 7 записывает номер этого подканала в регистр 1 с контрольными разрядами по модулю 3 в позиционном коде, т.е. с Ч в разряде и запускает блок 2 который управляет выдачей номера/, выбранного подканала из регистра,1 по информационным шинам в параллельном коде в процессор 16. Процессор 16 по этому номеру готовит адрес буферной зоны памяти для записи или считывания слова информации.

На втором этапе происходит, собственно, г1ередача слова информации и выбранного подканала 5 в регистр 1 через коммутатор 7 илинаоборот из регистра 1 в подканал 5 через коммутатор 7. Обмен словом информации при этом, происходит в параллельном коде, причем обменом слова информации с процессорог/1 16 управляет узел 10 и блок 3, который подачей импульсного

сигнала на коммутатор 7 производит передачу слова между регистрами 9 и,1,

Коммутатор 7 работает в двух режимах:

первый режим используется на первом этапе для передачи номера выбранного подканала в позиционном коде на регистр 1;

второй режим используется на втором этапе для передачи информации из (или в) подканал.

o

Перекл очение режима осуществляется выдачей импульсного сигнала из блока 3, причем импульсный сигнал на первом этапе (в режиме передачи номера) проходит через элемент И 23, так как

5 на нулевом выходе 24 имеется высокий потенциал, и далее на группу элементов И 19 передачи номера. Один из элементов И 19 открыт потенциальным сигналом из блока 4. Сигнал с этого элемента И 19 поступает на

0 один из входов соответствующего Элемента ИЛИ 20 и далее с выхода этого элемента записывается в соответствующий разряд регистра 1.

Тем же импульсным сигналом с бло5ка 3 происходит переключение триггера 24 по счетному входу в единичное состояние (режим коммутатора 7 для передачи информации).

Во втором режиме коммутатора про0исходит передача информации подачей импульсного сигнала от блока 3 на элемент И 22, с выхода которого при приеме информации от подканала 5 сигнал поступает на управляющие

5 входы элементов И 18. На информационные входы этих элементов поступает информация из подканала 5. На входы этих элементов поступает также сигнал разрешения, передаваемый потен0циальным сигналом из блока 4 через элементы 25. С выхода элементов И 18 информация поступает на входы элементов ИЛИ 20 и далее в соответствующие разряды регистра 1.

Выдача информации из регистра 1

5 в подканал 5, выбранный схемой 4 приоритета, происходит при подаче импульсного сигнала с вйхода элемента И 22 на элементы И 21, на другие входы которых поступают

0 значения соответствующих разрядов регистра 1 и сигнал разрешения, сформированный в блоке 4 и скоммутированный элементами 26.

Коммутационные элементы группы

5 приема информации 25 и выдачи 26 образуют коммутационное поле и позволяют жестко задавать набор подканалов, работающих на прием (или выдачу) информации . Каждый подканал

0 в отдельных случаях может работать только в одном режиме (прием или выдача). Например, в режиме приема первым подканалом 5 информации от внешнего устройства 17 для выдачи

5 ее в регистр 1 элемент 25 должен бьгть замкнут, а элемент 26 - разомкнут . Блок 6 под воздействием сигнала с блока 2 производит контроль информационного слова по модулю 3 при приеме информад ии от процессора 16 и выработку контрольных разрядов по модулю 3 при передаче информации в процессор обмена. Помимо этого от блока 3 производит контроль или выработку контрольных разрядов в сло ве информации при обмене с внешним устройством, в соответствии с конкре ным типом контроля, принятым в этом внешнем устройстве. После окончания второго этапа цикл обмена повторяется в общем случае с участием другого подканала Подобный режим характерен для мультиплексного обмена с разделением вре мени канала между многими внешни ми устройствами и процессором обмена. Таким образом, устройство обеспечивает одновременную работу внешних устройств с процессором обмена,сокращая при этом время каждого цикла обмена за счет применения коммутатор информации и уменьшения числа переприемов. Формула изобретения 1. Устройство для сопряжения,содержащее подканалы абонентов, блок приоритетов, блок синхронизации, регистр обмена, первые вход и выход которого являются соответственно ин формационными входом и выходом устройства и блок управления обменом, первые вход и выход которого являют соответственно управляюц;ими входом и выходом устройства, вторые вход и выход подключены соответственно к первому выходу и- входу блока синкро заиии, второй и третий выходдл - соответственно к первому входу подк налов абонентов и управляющему вход блока приоритетов, входы запросов и выходы разрешения которого соединен соответственно с первыми выходами и вторыми входами соответствующих п каналов абонентов, о т л и ч а ющ е е с я. тем, что, с целью упрощ,е ВИЯ устройства, оно содержит регист готовности программы, подключенный информационными входом и выходом СО ответственно ко вторым выходу и вхо регистра обмена,- управляющим входом к четвертому выходу блока синхронизации, а управляющими выходами - к третьим входам соответствующих подканалов абонентов, коммутатор информации и блок контроля по модулю, соединенный первым входом и выходом соответственно, с третьим выходом и входом регистра обмена, а вторым и третьим входами - соответственно с третьим выходом блока управления обменом и пятым выходом блока синхронизации, шестой выход которого подключен к управляющему входу коммутатора информации, информационные вход и выход которого соединены соответственно с четвертыми выходом и входом регистра обмена, подключенного пятым входом к четвертому выходу блока управления обменом, а входы и выходы группы информационных входов и выходов и входы группы адресных входов - соответственно с четвертыми входагж, вторыми и третьими выходами соответствующих подканалов абонентов. 2, Устройство ПОП.1, отличающееся тем, что подканал абонента содержит регистр служебных сигналов, соединенный входом и выходом соответственно с первыми выходом и входом узла управления, коммутатор типа передачи, соединенный первыгии входом и выходом соответственно с первыми выходом и входом регистра обмена подканала, вторые вход и выход которого являются соответственно четвертым входом и вторым выходом подканала, элемент И, первый вход которого является третьим входом подканала, а выход соединен со вторым входом узла управления, третий и четвертый выходы которого соединены соответственно со вторым входом коммутатора типа передач и третьим входом регистра обмена подканала, а пятый и шестой соответственно с третьим выходом подка.нала и входом триггера готовности, выходом соединенного с первым выходом подканала, и элемент ИЛИ, входы которого являются соответственно первым и вторым входами подканала, а выход соединен со вторым входом элемента И. . Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР W 524176, кл. G 06 F 3/04, 1974. 2,Авторское свидетельство СССР по заявке № 2495038/18-24, кл, G 06 Р 3/04, 1977 (прототип). /{поА(ОНОЛ(/5 Я регистру I Нподт олу 5 -I-I