Система передачи дискретной инфор-МАции Советский патент 1981 года по МПК H04L5/00 

(54) СИСТЕМА ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретение относится к связи и может использоваться для передачи дискретной информации.

Известна система передачи дискретной информации, содержащая на передающей стороне источник дискретной информации, формирователь импульсного сигнала и блок синхронизации, а на приемной стороне - линейный усилитель, две ветви, каждая из которых состоит из последовательно соединенных блока оптимальной обработки сигнала и выпрямителя, а также рещающий блок, входы которого соединены с выходами блока формирования напряжения порога и блока восстановления границ линейных посылок, входы которых соединены вместе, и последовательно соединенные формирователь двоичного сигнала и потребитель дискретной информации 1.

Однако известная система имеет недостаточную пропускную способность.

Цель изобретения - повыщение пропускной способности.

Для этого в систему передачи дискретной информации, содержащую на передающей стороне источник дискретной инфорг

мации, формирователь импульсного сигнала и блок синхронизации, а на приемной стороне - линейный усилитель, две ветви, каждая из которых состоит из последовательно соединенных блока оптимальной обработки

сигнала и выпрямителя, а также рещающий блок, входы которого соединены с выходами блока формирования напряжения порога и блока восстановления границ линейных посылок, входы которых соединены вместе, и последовательно соединенные формирователь двоичного сигнала и потребитель дискретной информации, на передающей стороне введен кодер, а на приемной стороне - детектор фазоразностного сигнала, сумматор, элемент ИЛИ, декодер и регистратор

ошибок, при этом источник дискретной информации через кодер подключен к входу формирователя импульсного сигнала, выход блока синхронизации соединен с другим входом кодера, выход линейного усилителя подключен к входу детектора фазоразностного

сигнала, выходы которого подключены к входам блоков оптимальной обработки сигнала, выходы выпрямителей подключены к входам сумматора и входам элемента ИЛИ,

выход сумматора подключен к другому-входу решающего блока, выходы которого подключены к входам регистратора ошибок и через декодер - к входам формирователя двоичных сигналов, выход элемента ИЛИ подключен к входу блока формирования напря-жения порога и дополнительному входу декодера, другой дополнительный вход которого соединен с выходом блока восстановления границ линейных посылок, другой выход декодера подключен к другому входу регистратора ошибок, причем формирователь импульсного сигнала выполнен в виде формирователя трехпозиционного фазоразностного сигнала, а решаюш,ий блок - в виде блока принятия троичных решений.

Кодер выполнен в виде преобразователя основания сигнала, синхронизирующие входы которого соединены с выходами формирователя синхросигнала линейных посылок и формирователя синхросигнала кодовых групп, при этом вход формирователя синхросигнала линейных посылок соединен с другим выходом формирователя синхросигнала кодовых групп, зход которого соединен с выходом блока синхронизации.

Декодер выполнен в виде обратного преобразователя основания сигнала, синхронизирующие входы которого соединены с выходом блока восстановления границ кодовых групп и выходом блока восстановления границ информационных посылок, вход которого соединен с выходом блока восстановления границ кодовых групп, входы которого соединены с выходом элемента ИЛИ и выходом блока восстановления границ линейных посылок.

Кроме того, регистратор ошибок выполнен в виде последовательно соединенных элемента ИЛИ, первого счетчика и блока индикации, другой вход которого соединен с вторы.м входом первого счетчика через второй счетчик, причем входы элемента ИЛИ и второй вход первого счетчика соединены с выходами рещающего блока, а другой вход второго счетчика соединен с выходо.м блока восстановления границ кодовых групп.

На чертеже приведена структурная электрическая схема предлагаемой системы.

Система передачи дискретной информации содержит на передающей стороне источник 1 дискретной информации, блок 2 синхронизации, кодер 3, формирователь 4 импульсного сигнала, выполненный в виде фор.мирователя трехпозиционного фазоразностного сигнала, а на приемной стороне - линейный усилитель 5, блоки 6 и 7 оптимальной обработки сигнала, выпрямители 8 и 9, решающий блок 10, выполненный в виде блока принятия троичных решений, блок 11 формирования напряжения порога, блок 12 восстановления границ линейных посылок, формирователь 13 двоичного сигнала, потребитель 14 дискретной информации, детектор 15 фазоразностного сигнала.

сумматор 16, элемент ИЛИ 17, декодер 18 регистратор 19 ошибок.

Кодер 3 содержит преобразователь 20 основания сигнала, формирователь 21 синхросигнала линейных посылок, формирователь 22 синхросигнала кодовых групп, декодер 18 содержит обратный преобразователь 23 основания сигнала, блок 24 восстановления границ кодовых групп, блок 25 восстановления границ информационных посылок, регистратор 19 ошибок содержит

О элемент ИЛИ 26, первый счетчик 27, блок 28 индикации и второй счетчик 29.

Система работает следующим образом.

Двоичный цифровой сигнал источника

1 поступает в преобразователь 20. Из периодической последовательности импульсов блока 2 синхронизации в формирователе 22 и формирователе 21 кодера 3 формируются две периодические последовательности импульсов, следующих с частотой кодовых групп и с частотой линейных посылок. На

выходе преобразователя 20 формируются две импульсные последовательности, используемые в формирователе 4 для создания трехпозиционного фазоразностного сигнала. Сформированный таким образом на передающей стороне трехпозиционный фазоразностный сигнал поступает через линейный усилитель 5 прие.мной стороны в детектор 15. Выделенные детекторо.м 15 духуровневые сигналы, несущие в совокупности информацию о трехуровневом входном сигнале, поступают после обработки в блоках 6 и 7 и выпримителях 8 и 9 в сум.матор 16, который осуществляет операцию сложения выходных сигналов выпрямителей 8 и 9. Выходное напряжение сумматора 16 поступает па решающий блок 10. Выходные сигналы выпрямителей 8 и 9 поступают также через элемент ИЛИ 17 на блок 11 для управления формированием пороговых напряжений и блок 12 - для фор.мирования синхросигнала линейных посылок.

В решающем блоке 10 на основании поступающих на его входы сигналов фор.мируются рещения о приеме троичных символов. Эти решения поступают в декодер 18 на обратный преобразователь 23. Его нормальная работа обеспечивается последовательностями импульсов, поступающих с блока 24 и блока 25. Полученные в результате обратного преобразования троичных решений в довичные два цифровых потока с выходов обратного преобразователя 23 поступают

на формирователь 13. С помошью этих потоков формирователь 13 создает для потребителя 14 сигнал, совпадающий по фор.ме с исходны.м. Контроль за качество.м прохождения информации на участке регенерации осуществляется в регистраторе 19 ошибок. Решения, принятые в решающем блоке 10 по второму и третьему троичны.м символам, через элемент ИЛИ 26 сбрасывают первый счетчик 27, счетный вход которого управляется импульсами решений по первому троичному символу. Блок 28 индикации усредняет показания первого счетчика 27 и регистрирует вероятность появления ошибок. Ошибки, имеюшиеся в принимаемом сигнале, обнаруживаются вторым счетчиком 29 по появлению запрещенной кодовой группы. Для этого на счетный вход второго счетчика 29 подаются импульсы решений по первому троичному символу, а сброс его в исходное состояние осуществляется импульсами, поступающими с блока 24. Предлагаемая система позволяет повысить пропускную способность, так как при снижении в полтора раза линейной скорости не требует введения в сигнал дополнительной информации для формирования синхросигнала частоты линейных посылок и обнаружения ошибок.

Формула изобретения

. Система передачи дискретной информации, содержащая на передающей стороне источник дискретной информации, формирователь импульсного сигнала и блок синхронизации, а на приемной стороне - линейный усилитель, две ветви, каждая из которых состоит из последовательно соединенных блока оптимальной обработки сигнала и выпрямителя, а также решающий блок, входы которого соединены с выходами блока формирования напряжения порога и блока восстановления границ линейных посылок, входы которых соединены вместе, и последовательно соединенные формирователь двоичного сигнала и потребитель дискретной информации, отличающаяся тем, что, с целью повышения пропускной способности, на передающей стороне введен кодер, а на приемной стороне - детектор фазоразностного сигнала, сумматор, элемент ИЛИ, декодер и регистратор ошибок, при этом источник дискретной информации через кодер подключен к входу формирователя импульсного сигнала, выход блока синхронизации соединен с другим входом кодера, выход линейного усилителя подключен к входу детектора фазоразностного сигнала, выходы которого подключены к входам блоков оптимальной обработки сигнала, выходы выпрямителей подключены к входам сумматора и входам элемента ИЛИ, выход сумматора подключен к другому входу решающего блока, выходы которого подключены к входам регистратора ошибок и через декодер - к входам формирователя двоичных сигналов, выход элемента ИЛИ подключен к входу 5 блока формирования напряжения порога и дополнительному входу декодера, другой дополнительный вход которого соединен с выходом блока восстановления границ линейных посылок, другой выход декодера подключен к другому входу регистратора оши° бок, причем формирователь импульсного сигнала выполнен в виде формирователя трехпозиционного фазоразностного сигнала, а решающий блок - в виде блока принятия троичых решений.

5 2. Система по п. 1, отличающаяся тем, что кодер выполнен в виде преобразователя основания сигнала, синхронизирующие входы которого соединены с выходами формирователя синхросигнала линейных посылок и формирователя синхросигнала кодовых

0 групп, при этом вход формирователя синхросигнала линейных посылок соединен с другим выходом формирователя синхросигнала кодовых групп, вход которого соединен с выходом блока синхронизации.

5 4. Система по пп. 1, 2 и 3, отличающаяся тем, что регистратор ошибок выполнен в виде последовательно соединенных элемента ИЛИ, первого счетчика и блока индикации, другой вход которого соединен с вторым

Q входом первого счетчика через второй счетчик, причем входы элемента ИЛИ и второй вход первого счетчика соединены с выходами решаюшего блока, а другой вход второго счетчика соединен с выходом блока восстановления границ кодовых групп.

5Источники информации,

принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 524469, кл. Н 04 L 27/22, 1973 (прототип) .