Устройство приема и передачи многочастотных кодовых сигналов с информационной обратной связью Советский патент 1980 года по МПК H04L1/14 H04L27/26 

о входу Блокировка декодера, кодер ыполнен в виде объединенных по инфсрацйонному и одному из управляющих ходам трех двухчасготных генераторов, ыходы которых подключены к соответтвующим входам элемента ИЛИ, щ тлчем Ьторые управляющие входы первого и третьего двухяастотных генераторов являются двумя другими управляющими входами кодера, декодер выполнен в виде трех двухполосных фильтров, ко входам которых подключен выход блока ключей, а выходы двухпалосных фильтров являются соответствующими управляюишми выходами декодера.

Однако в данном устройстве на приеме при разрыве прямого или обратного канала добавляется или пропадает информация.

Цель изобретения - предотвращение пропадания или добавление информации на приеме при прямого или обратного канала.

Для этого в устройство приема и передачи многочастотных кодовых сигналов с информационной обратной связью, содержащее объединеннью по входу передатчик и первый блок памяти, выход которого подключен к соответствующему входу передатчика через блок ключей, а через блок сравнения к управляющему входу первого блока памяти и к соответствующему входу блока ключей и триггера управления , один из выходов которого подключен к одному из управляющих входов кодера, к информационному входу которого подключен выход передат;чика, а выход кодера подключен ко входу канала связи; выход которого подключен к последовательно соединенным декодеру, приемнику и второму блоку памяти, и дополнительный первый и второй блоки ключей, элемент ИЛИ и элемент задержки, при этом один из управляющих выходов декодерачерез первыйдопол нительный блок ключей подключен ко второму входу блока сравнения, дополнительный выход которого подключен к.другому входу триггера управления, а два другЕк управляющих выхода декодера подключены к соответствующим входам второго блока памяти непосредственно и через элемент задержки, а через элемент ИЛИ к одному из входов второго дополнительного блока ключей и к одному из до- 1 полнительных управляющих вхсадов кодера, к другому дополнительному ущ)аы1яющему входу которого подключен второй выход триггера, причем ко втфым входам первого и второго дополш1тельных блоков ключей подключен выход приемника, а выход второго допол1штельного бло

ключей подключен к соответствующему входу передатчика, второй выход которого подключен ко входу Блокировка декодер, кодер выполнен в виде объединенных по информационному и одному из у 0}авляющих входам трех двухчастотных генераторов, выходы которых подключены к соответствующим входам элемента ИЛИ, причем вторые управляющие Входы первого и третьего двухчастотных генераторов являются двумя другими управляющими входами кодера, декодер выполнен в виде трех двухполосных фильтров, к входам которых подключен выход блока ключей, а выходы двулполосных фильтров являются соответствующими управляющими выходами декодера, введены дополнительный триггер, триггер приемапередачи и анализатор разрыва канала, причем первый вход дополнительного триггера подключен к дополнительному выходу блоку сравнения, а второй вход соединен с соотСветствующим входом передатчика, с входом Конец передачи и с первым входом триггера приема-передачи, второй вход которого соединен с входом передатчика, причем выход дополшйёльного триггера подключен к третьему дополнительному управляющему входу кодера, первый выход триггера приема-передачи соединен с первым входом анализатора разрыва канала, а второй выход - к второму входу анализатора разрыва канала, третий вход которого соединен с четвертым управляющим выходом декодера, пятый управляющий выход котсрого соединен с четвертым входом анализатора разрыва какала, пятый Вход которого соединен с выходом приемника, шестой вход - с выходом первого блока памяти, а седьмой вход анализатора разрыва канала соединен с вторым выходом передатчика, причем первый выход анаЯизатора разрыва канала соединен с четвертым дополнительным управляющим входом кодера и входом передатчика, второй выход - с соответствующим входом блока ключей, а третий выход - с первым входом триггера управления, анализатор разрыва канала содержит пять элементов И и счетчик, причем первым входом анализатора разрыва канала являются соединенные первы входы первого и второго элементов И, .вторым входом - соединенные первые входы третьего и четвертого элементов

И, третьим входом - второй вход первого элемента И, который соединен также с вторым входом третьего элемента И и с седьмым входом анализатора разрыва канала, четвертым входом которого является первый вход пятого элемента И, пятым Входом - вход счетчика, шестым Входом - третий вход третьего элемента И, выход которого и выход первого элемента И соединены с входом счет- ю чйка, выход которого соединен с вторыми входами второго и четвертого элементов И, выход второго элемента И является первым выходом анализатора разрывам канала, а выход четвертого элемента И соединен с вторым входом, первого элемента И и является вторым выходом ан лизатора разрыва .канала, третьим выход которого является ыход пятого элемента На чертеже изображена структурная электрическая схема предложеннрго устройства. Устройство приема и передачи многочастотных кодовых сигналов содержит передатчик 1, первый блок памяти 2, бл ключей 3, блок сравнения 4, триггер 5 управления, кодер 6, канал связи 7, декодер 8, приемник 9, второй блок памяти 10, дополнительные первый и второй блоки ключей 11, 12, элемент ИЛИ 13, элемент задержки 14, дополнительный триггер 15, триггера 16прие ма-передачи и анализатор 17 разрыва канала, анализатор 17 разрыва канала состоит из элементов И 18, 19, 20, 21, 22 и счетчика 23. Предложенное устройство работает следующим образом. При передаче данных в исходном сое- до тоянии передетчик 1 не работает, г иэ канала связи 7 на декодер 8 информации не поступает, на первом выходе триггера 5 имеется сигнал, а на остальные .входы кодера б сигналы не подаЕотся. При исправном канале связи 7 первая комбинация импульсов параллельного кода, поступающая на вход передатгчика 1, записывается по входу тсакже в первый блок памяти 2 и преобразуется 50 передатчиком I в сигнал последовательного кода. Преобразование сигналов последовательного кода в частотно-модулнровайные сигналы осуществляется кодером 6, который формирует пакеты двух частот /у и , соответствующие посьшкам последовательного кода.так как на управляющем входе кодера 6 имеется сигнал с выхода триггера 5. В течение

передачи знака с передатчика 1 на вход Блокировка декодера 8 поступает сигнал, запрещая прохождение сигналов из канала связи 7 на выход декодера 8. Таким образом, модулированные частотами fj и f- сигналы последовательного кода тпоступают в канал связи 7 до окончания передачи комбинаций, после чего снимается сигнал Блокировка с соответст- 45 55 вующего входа декодера 8 и становится возможным прием сигналов автоответа из канала связи 7 на декодер 8. Сигналы автоответа с приемной стороны поступают на декодер 8 в виде пакетов двух частот и f , соответствующих посылкам последовательного кода. При этом импульсы последовательного кода с декодера 8 поступают на приемник 9, преобразуются в параллельный код на его выходе, который затем через первый дополнительный блок Ключей 11 поступает на второй вход блока сравнения 4, так как сигнал с управляющего выхода декодера 8 oткpывaet дополнительный блок ключей 11..В блоке сравнения 4 происходит поразрядный анализ комбинаций параллельного кода, поступающих на оба его входа. . В случае равенства комбинаций кода на входах блока сравнения 4 на его выходе появляется сигнал, который поступав ет на управляющий вход первого блока памяти 2, производя стирание записан- , ной в нем первой комбинации импульсов параллельного кода, поступавшей ранее также на вход передатчика 1 и передана ной в канал связи 7. Упомянутый сигнал с дополнительного выхода блока сравнения 4 поступает также второй вход триггера 5, который переключается и подает сигнал со сбоего второго выхода на йторой дополнительный управляющий вход кодера 6, разрешая модуляцию посылок последовательного кода, передаваемого в канал связи 7 следующего знака с передатчика 1 частотами Д. и fg При этом сигнал, поступавщий ранееНа управляющий вход кодерА б с триггера S, снимается. В случае неравенства комбинаций на входах блока сравнения 4 на его выходе появляется сигнал, который подаетсян з соответствующий вход блока 3 к на первый вход триггера 5, подтверждая его состояние. Сигнал, поступающий на соответствующий вход блока ключей 3. разрешает прохождение комбинации сигйалов параллегигного кода неверно пришпчэгр знака с пердого блока памяти 2, где она записана на передатчик 1, который повторяет ее передачу в канал связи 7 через кодер 6 на частотах f ,и f,.

Таким образом, передача в канал j связи 7 первой комбинации импульсов кода и повторение неправильно принятых комбинаций импульсов осуществляется путем использования частот-f и А а при правильном приеме автоответа Q передача следующей комбинации импульсов кода в канал связи 7 осуществляется с использованием частот f,- и f, .

-56

в режиме приема данных при исправном канале связи 7 в исходном состоя- is НИИ приемник 9 не работает, а на входе Блокировка декодера 8 сигнал отсутгствует, т.е. разрешается прием информации из канала связи 7 декодером 8.

При приходе из канала связи 7 сиг- 70 налов с частотами f и f, , соот- ветствующих посылкам последовательного кода, импульсы последовательного кода с декодера 8 поступают на приемник 9, который преобразует их в сигналы па- 25 раллельного кода. Сигнал со второго управляющего выхода декодера 8 производит стирание информации из второго блока памяти 10 без вьщачи ее на выход устройства и через элемент ИЛИ 13 откры- -зо вает второй дополнительный блок ключей 12. При этом сигналы параллельного кода с выхода приемника 9 поступают на второй вход второго дополнительного блока ключей 1.2 и затем - на вход передат- 35 чика 1, который формирует сигналы последовательного кода на информационном входе кодера 6, повторяющие сигналы, принимаемые из канала связи 7, преобразованные декодером 8. На выходе коде- 40 ра 6 формируются пакеты частот f и f, , соответствующие сигналам последовательного кода на информационном входе кодера б, таккакнадополнительный управляющий вход кодера 6 поступает 45 сигнал с выхода элемента ИЛИ 13.

При подаче из канала связи 7 на декодер 8 последовательности сигналов с частотами f и f,- на третьем управляющем выходе декодера 8 формируется 50 сигнал, который считывает ранее принятую информацию в параллельном коде, хранящуюся во втором блоке памяти 10, на выход устройства и через время, определяемое элементом задержки 14,- 55 стирает эту информавдю в блоке памяти 10, подготавливая его к приему очередной комбинации сигналов кода с выхода

риемника 9. Работа остальных устройств в режиме приема осуществляется также, ак при приеме из канала связи 7 сигналов с частотами

Таким образом, при приеме из канала связи 7 комбинации сигналов кода в виде пакетов // и , свидетель ствующих об ошибочном приеме предыдущей кодовой комбинации, осуществляется стирание ранее принятой кодовой комбинации во втором блоке памяти 10 (без считывания ее на выход устройства) и последующее запоминание в нем комбинации сигналов кода, поступающей с выхода приемдика 9.

При приеме из канала связи 7 на вход декодера 8 комбинации сигналов кода g виде пакетов частот /5 и / свидетельствующих о правильности ранее принятой кодовой комбинации, осуществляется считывание предыдущей комбинации сигналов параллельного кода из второго блока памяти 10 на выход уст ройства, затем его обнуление и запись очередной принятой комбинации кода с выхода приемника 9.

При приеме из канала связи 7 на вход декодера 8 комбинации сигналов кода в виде пакетов частот f и f, свидетельствующих о неправильности ранее принятой кодовой комбинации, осуществляется стирание предьщущей комбинации сигналов параллельного кода из второго блока памяти 1О, его обнуление и запись очередной принятой комбинации кода с выхода приемника 9.

В обоих случаях комбинация кода с выхода приемйика 9 передается снова . передатчиком 1 в к.анал связи 7 на час(Угах f, и f , являясь сигналом автоответа на передающий пункт, где произво- дится анализ правильности принимаемой на приемном пункте кодовой комбинации.

При выщбописанных режимах работы устройства сигналы на выходе счетчика 23 не, вырабатываются, так как на его вход поступаю сигналы сброса либо с пятого входа анализатора 17 (с выхода приемника 9), либо с выхода элемента И 20, либо с выхода элемента И 18, Сигнал на выходе элемента И 20 имеется при наличии сигналов на его трех входах. Сигнал на первый вход поступает с выхода триггера 16 после появления на его соответствующем входе сигналов параллельного кода, поступающих со входа устройства также на передатчик 1, Сигнал на второй вход пос9 . тулает с выхода первого блЬка памяти 2 при запоминании в нем кодовой комби usffl. На третий вход сигнал поступает со второго выхода передатчика 1 в течение времени передачи знака, По оконча1 ии передачи сигналов последовательного кода в канал связи 7 с передатчика 1 через кодер 6 сигнал с тре тьего входа элемента И 2О снимается, что вызывает прекращение сигнала на его вьгходе. Ввиду того, что устройство находится в режиме передача сигнал на первый вход анализатора 17 с триггера приемапередачи, 16 не поступает и на выходе элемента И 18 сигнал отсутствует. Ввиду разрыва обратного канала в ка нале связи 7 комбинация сигналов автоответа на вход приемника 9 через декодер 8 из канала связи 7 не поступает. Сигналы с выхода приемника 9 на .пятый вход анализатора 17 не поступают. В результате чего на входе счетчика 23 сигналы отсутствуют. Через промежуток времени,больший длительности цикла приема комбинации автоответа с приемного пункта, счетчик 23 вырабатывает сигнал, который поступает .через элемент И 21 на соответствующий вход блока, ключей 3 через второй,выход анализатора 17 и вызывает повторную . передачу комбинации импульсов параллел . ного кода, записанную в первый блок памяти 2 через передатчик 1 и кодер 6 в канал связи 7. Сигнал с выхода элемента И 21. нос- ;гупает также на вход элемента И 22,

а так как ka его инверсном входе, соединенком с пятым управляющим выходом декодера 8, сигнал отсутствует, то наего выходе появляется сигнал, который через третий выход анализатора поступает на первый вход триггера, 5, на выходе которого по.является сигнал. Этот сигнал об.еспечивает Модуляцию досылок передатчика 1 кодером 6 частотами

Таким образом, при пропадании за

счет разрыва обратного канала в канале связи 7 кодовой комбинации автоответа, посылаемой с приемного пункта, с передающего пункта осуществляется повторная передача кодовой комбинации, считайной из первого блока памяти 2 через передатчик 1 и кодер 6 в канал связи 7 на частотах f н f ,,

I

Кодовая комбинация ЗАПРОС поступает через канал связи 7 на декодер 8 передающего пункта на частоте fy (вмесfo комбинации автоответа на частотах 1 и f ). При этом на выходе декодера

8сигналы не формируются и на приемник

9информация не поступает, а на пятом управляющем выходе декодера 8 появляется сигнал, поступающий через четвертый вход анализатора 17 на инверсный вход элемента И 22 и блокирующий прохождение сигналов с элемента И 22 на третий выход анализатора 17 и далее на первый вход триггера 5. На передающем пункте в этом случае счетчик 23 анализатора 17 также формирует сигнал изза отсутствия импульса сброса с выхода прие.мника 9 и обеспечивает ввод в пере10ШПри пропадании кодовой комбинации и канале связи 7 в момент передачи ее на приемную сторону (из-за разрыва прямогр канала в канале связи 7) на приемном пункте также начинает работать анализатор 17. Работа его осуществляется так же, как при пропадании в обратном. канале связи 7 комбинации автоответа, однако сброс счетчика 23 осуществляется ,сигналом с выхода элемента И 18, на приемном пункте на вход передатчика 1 комбинации импульсов параллельного кода не поступают и триггер 16 находится в исходном состоянии, при этом сигнал сего выхода Прием поступает на вход элемента И 18 через первБгй вход анализатора 17. Сигнал на выходе элемента И 18 формируется в течение времени передачиавтоответа с .передатчика 1 через кодер 6 в канал связи 7. По окончании передачи кодовой комбинации автоответа в канал связи 7 начинает работать счетчик 23 анализатора 17 и формирует на своем выходе сигнал в том случае, если за время, большее времени передачи следующего знака, с выхода приемника 9 не поступит сигнал на его вход. Сигнал с выхода счет чика 23 через элементИ 19, на втором входе которого имеется сигнал с выхода Прием . триггера 16, поступающий через первый вход анализатора 17, направляется на первый выход анализатора 17 и вводит в передатчик 1 служебную кодовую комбинацию ЗАПРОС, одновременно разрешая модуляцию этой посылки с выхода передатчика 1 частотой f путем подачи сигнала на четвертый дополнительный управляющий вход кодера 6. 117 датчик 1 комбинации из первого блока памяти 2 аналогю1но вводу комбинйции при пропадашш автоответа в обратном канале канала связи 7, однако сигнал с выхода элемента И 22 в этом случае отсутствует, и триггер 5 сохраняет состояние, которое было при передаче в канал связи 7. пропавшего в прямом канале знака, обеспечивая повторную передачу кодовой комбинации в канал связи 7 на тех частотах, .на ко орых производилась передача пропавшего знака. Таким образом, при попадании комбинации в прямом канале канала связи 7 в момент передачи ее на приемный пункт, с приемной стороны формируется сигнйл ЗАПРОС на частоте f . При этом с передающей стороны осуществляется повторная передача комб нации с сохранением тех же частот пере дачи, что и при передаче пропавшего Учитывая, что время ожидания следу рщего, знака на приемном пункте при правильном прохождении автоответа на передающую сторону зависит от скорости ввода следующего знака и может изменяться в широких пределах, особенно гфи ручном вводе; информации с клавиатуры, можно ожидать формирования сигналов ЗАПРОС с тфиемного пункта. При появле НИИ на передающем пункте сигнала на до полнительном выходе блока сравнения 4, свидетельствующем о правильном приеме знака на приемном пункте, производится обнуление первого блока памяти 2 по .его управляющему входу, и одновременно дополнительный триггер 15 устанавливается в единичное состояние по первому входу. При этом с выхода дополнительного триггера 15 на третий дополшггельный управляющий вход кодера б поступает сигнал, который обеспечивает формирование на выходе кодера 6 и передачу в канал связи 7 сигналов с частотой f .. Йа приемном пункте декодер 8 тфи этом формирует на четвертом управляющем выходе сигнал, который через трет вход анализатора 17 поступает на вход элемента И 18, с выхода которого сигн поступает на вход счетчика 23. Сигнал с выхода счетчика 23 запрещает фор1мироваяие комбинации ЗАПРОС. При вводе в передатчик 1 на передающем пункте сигнала новой кодовой комбинации йн производит установку дополнительного 1рштера 15 по второму входу в исходвое состояние, сигнал с выхода допол012нителыюго триггера 15 снимается и прекращается передача п канал связи 7 сигналов с частотой fo , снимая блокиров-, ку форм1фования комбинации ЗАПРОС на приемном пункте. Цпя установки устройства на передающем пункте в режим приема информации на второй вход дополнительного триггера 15, а также первый вход триггера 16 подается сигнал КОНЕЦ ПЕРЕДАЧИ, устанавливающий их в исходное состояние. Введение дополнительных блоков предотвращает пропадание или добавление информации на приеме при разрыве прямого или обратного канала. Формула изобретения 1. Устройство приёма и передачи многочастотных кодовых сигналов с информационной обратной связью по авт. св. № 585617, отличающееся тем, что, с целью предотвращения пропадания или добавления информации на приеме при разрыве прямого или обратного канала, введены дополнительный триггер, триггер приема-передачи к анализатор разрыва канала, причем первый вход дополнительного триггера подключен к дополнительному выходу блока сравнения, а второй вход соединен с соответствующим входом передатчика, с входом Конец передачи, н с первым входом Триггера приемапередачи, второй вход которого соединен с входом передатчика, причем выход дополнительного триггера подключен к третьему дополнительному управляющему входу кодера, первый выход триггера приема-передачи соединён с первым входом анализатора разрыва канала, а второй выход - к второму входу анализатора разрыва канала, третий вход которого Соединен с четвертым, управляющим выходом декодера, пятый управляющий выход которого соединен с четвертым входом анализатора разрыва канала, пятый вход которого соединен с выходом приемника, шестой вход - с выходом первого блока памяти, а седьмой вход анализатора раарыЬа канала соединен со )вторым выходом передатчика, причем первый выход анализатора разрыва - канала соединен с четвертым доподнитель ным управляющим входом кодера и входом передатчика, второй выход - с соответствующим входом блока ключей,