Устройство управления аналого-цифровым преобразователем Советский патент 1980 года по МПК G06F1/04 H03K13/02 

(54) УСТРОЙСТВО УПРАВЛЕНИЯ АНАЛОГО-ЦИФРОВЫМ

ПРЕОБРАЗОВАТЕЛЕМ

I

Изобретение относится к вычислительной технике и автоматическому управлению и может быть использовано в качестве автомата управления работой аналогбцифрового преобразователя (АЦП) напряженне-код, основанного на принципе двухшагового интегрирования, а тажже в ка- . честве счетчика.

Известное устройство, содержащее счетчик, блоки логических ключей, дешиф- , ратор, мультиплексор, осуществляет выдачу сигналов Начала и окончания первого шага интегрирования, выдачу сигнала вТррого щага интегрирования, преобразова- : НИ8 интервал времени-код для второго ,5 шага интегрирования, выдачу сигнала включение-Выключение Коррекций дрейфов интегратора и компаратора, управление считыванием результата преобразования интервал времени-код (двоично-десятичный 2о код)по методу цифра за цифрой (по тетрадам) i} .

Недостатками устройства является то, что оно не имеет полноразрядиого выхода

результата преобразования (двоично -де- сятичного кода}; не формирует результат преобразования в двоичном коде; не выдает результат преобразования в последовательном (число-импульсном) коде; не позволяет организовать асинкронный съем информации; обладает низкой достоверностью передачи результата преобразования; не имеет управления инверсией выходного кода; не Может быть использовано в качестве делителя частоты.

Цель изобретения - расширение функциональных возможностей устройства.

Поставленная цель достигается тем, что в устройство управления аналого-ци4 ровым преобразователем, выполненное на интегральной схеме, содержащее счетчик, первый и второй элемент И, дещифратор, блок логических ключей, содержащий старт-стопный и тактовый триггеры, инвертор, элемент И, щины пуска, коррекции, измеряемого напряжения, опорной частоты конца преобразования и выходного кода, прнчйм шина пуска соединена с 374 nepBbiM входом старт-стопного триггера блока логических ключей, второй вход старр-стопного триггера соединен с шиной конца преобразования и первым входом тактового триггера блока логических ключей, первый выход старт-стопного триг гера соединен с шиной коррекции, второй ВЫ.ХОД - с первым входом элемента И блока лог ических ключей и с первым входом первого элемента И, второй вход которого соединен с шиной опорной частоты, а выход - do счетным входом счетчика, выход которого соединен с первым входом дешифратора, выход которого соединен с первым входом второго элемента-И, выход которого соединен со вторым входом тактового триггера, выход которого соединен через инвертор со вторыми входами элеMeirra И блока логических ключей, деши({уратора и второго элемента И, введены допалнительный дешифратор, триггер знака, блок сложения по модулю два, блок инверсии, три дополнительных элемента И, элемент ИЛИ и шины полярности, знака, число-импульсного кода, режима деления, инверсии, шифратор, блок задержки, шина режима кодирования и четыре шины эта.лонных напряжений, причем вьгход тактово го триггера соединен с первыми входаХад шифратора, первого и второго дополнитель ных элементов И и со входом блока задержки, вькод которого соединен с первым входом блока сложения по модулю два, второй аход которого соединен с шиной знака, выходом триггера знака и вторым входом шифратора, третий вход - с шиной полярности и первым входом третьего дополнительного элемента И, выход которого соединен с первым входом триггера знака второй вход которого соедийёнсшин6й пу{. г ка, выход счетчика соединен с первыми входами блока инверсии и допьлнитального дешифратора, второй вход которого соединен с однонменнь1М в.ходом дешифратора, а выход - со вторым входом третьего допопнительного элемента И, второй вход второго дополнительного элемента И соединен со счетным входом счётчика, а вькод - с шиной числа импульсного кода, выход первого допо1пнитеяьного эле мента И через эле(Мент Й/М соединен со входом пер&стройки счетчика, второй вход элемента ИЛИ соединен с шиной режима деления, второй вход блока инверсии соединен с: шиной инверсии, а вькод - с шиной вы ходнся о, кода, выход блока сложения по модулю два соединен с шннрй конца пр&образюання/ выходы шв атора соединены с швнамя эталонных напряжений соответст 9 венно, а его третий вход - со вторым входом первого дополнительного элемента И и шиной режима кодирования. На чертеже представлена функциональная схема устройства управления АЦП, Устройство содержит счетчик 1, эл&мент 2 И, шину 3 опорной частоты, шину 4 пуска, старт-стопнь1й триггер 5, тактовый триггер 6, инвертор 7, элемент 8 И, шину 9 измеряемого напряжения, дешифратор 10, элемент 11 И, шину 12 полярности, дополнительный дешифратор 13, элемент 14 И, триггер 15 знака, шину 16 знака, шифратор 17, шину 18 режима кодирования, шины 19,20,21,22 эталонного напряжения, шину 23 конца преобразования, блок 24 сложения по модулю два, блок 25 задержки, элемент 26 И, элемент 27 Или, шину 28 режима деления, диск 29 инверсии, шину 30 инверсии, шину 31 выходного кода, элемент 32 И, шину 33 число импульсного кода, шину 34 коррекции, блок 35 логических ключей. Первый вход старт топного триггера 5 блока 35 логических ключей соединен с шиной пуска 4, второй вход старт-стопного триггера 5 соединен с шиной 23 конца преобразования 23 и первым входом тактового триггера 6 блока 25 логических ключей, первый выход старт-стопного триггера 5 соединен с шиной 34 коррекции, второй выход - с первым в.ходом элемента 8 И блока логических ключей и с первым входом первого элемента 2 И, второй вход которого соединен с шиной опорной частоты, а выход - со счетным входом счетчика 1, вькод которого соединен с первым входом дешифратора 10, выход которого соединен с первым входом второго элемента 11 И, выход которого соединен со вторым входомтактового триггера 6, вькод которогх соединен через инвертор 7 со вторыми входами элемента 8 И блока 15 логических ключей, дешифратора 10 и второго элемента 11 И, выход тактового тригера 6 соединен с первьтми входами шифратора 17, первого 26 и второго 32 дополнительньк элемеагов И и со входом блока задержки 25, выход которого соединен с первым входом блока 24 Сложения по модулю два, второй аход которого соединен с шиной 16 знака, вькодом триггера is знака и вторым входом шифратора 17, третий вход - с шиной 12 П(М1ярности и первым входом третьего дополнительного элемента 14 И, вькьд которого соединен с первь1М входом триггера 15 знака, второй аход которого соединен с шиной 4 пуска, выход счетчика соединен с первыми входа ш блока 29 HIJEверсии и дополнительного дешифратора 13, второй вход которого соединен с одноименным входом дешифратора 1О, а вьпсЬд со вторым входом тргтьего дополнительно го элемента 14 И второй вход второго дополнитепьйого элемента 32 И соединен со счетным входом счетчика 1, а выход с шиной 33 числа импульсного кода, выход первого дополнительного элемента 26 И через элемент 27 ИЛИ соединен со вхо дом перестройки счетчика 1, второй вход элемента 27 ИЛИ соединен с шиной 28 режима деления, второй вход блока 29 инверсии соеданен с шиной ЗО инверсии, а выход - с шиной 31 выходного кода, вьь ход блока 24 сложения по модулю два соединен с шиной 23 ко1ша преобразования, выходы шифратора 17 соединены с шинами .эталонных напряжений соответ:ственно, а его третий вход - со вторым входом первого допопнительнохх элемента 26 И и шиной 18 режима кодирования. Устройство работает следующим образом. При использовании устройства в состав Alfn двухшагового интегрирования на вход счетчика 1 через элемент 2 И поступают импулЕЛы опорной частоты по шине 3 опор ной частоты. Работа автомата начинается по команде пуска, поступающей на шину 4 пуска« Включающийся при это.м стартстопный триггер 5 дает разрешение элементу 2 И на прохождение импульсов Оперной частоты. От момента пуска счетчик 1 отсчитывает первьгй такт интегрирования, в течение которого тактовый триггер 6 остается в исходном (нулевом) состоянии. Через инвертор 7 и элемент 8 И блока 35 тактовых ключей на выходной шине 9 измеряемого напряжения вьадепяётся сигнал, подключающий в АЦП (на схеме не приведено) измеряемое напряжение ко Ьходу интегратора АЦП. Время включения шиньг 9 является nepBbnvi шагом (тактом) интегрирования. Время окончания первого шага интегрирования определяется моментом срабатьтания дешифратора Ю и является константой для данного преобразователя. При этом срабатьюает элемент II И и переводит триггер 6 в положениевторого шага интегрирования. По шине 12 попярности на аход автомата управления подается сигнал с выхода нуль-органа АЦП Внутри первого шага интегрироЕ ния дополнительный дешифратор 13 выделяет момент опроса шины 12 элементом 14 И. Этот момент близок к моменту окончаквя первого шага интегрирования. Поскольку триггер 15 знака в момент пуска обнулен, то по сигналу дешифратора 13 происходит установка триггера 15 знака в состояние. соответствующее знаку (полярности) вхоягного напряжения АЦП. Таким образом, к началу второго шага интегрирования знак определен, запомнен и передается на шину 16 знака 16 и шифратор 17, ко второму входу которого подключена шина 18 режима кодирования, В зависимости от заданиого режима кодирования, а также в зависимости от состояния триггера 15, т.е. полярности измеряемого напряжения. шифратор 17 включает одну из четьфех шин 19,20,21,22. Эти шины управляют коммутатором эталонных токов АЦП. Разрешение на включение шифратора поступает от тактового триггера 6 в течение всего второго шага интегрирования, В это время автомат управления АЦП осуществляет управление эталонными токами разряда, полярность которых автомат вььбирает шифратором 17 так, чтобы пoляf ность тока разряда (второй шаг) бьиа противоположна попярности тока разряда (первый шаг), т.е, полярности измеряемого напряжения. В процессе второго шага интегрирования напряжёНйГе на вьссоде нуль-органа за счет разряда эталонным током падает и переходит через нуль, меняя полярность, В это время .шина 12 попярности меняет свое состояние и на блоке 24 сложения по модулю два ф(Ч мируется сигнал окончания второго шага интегрирования (конца преобразования), поступающий на шину 23 конца преобразования. Время второго шага интегрирования пропорционально измеряемому напряжению, В течение второго шага интегрироваия стробирующий нход блока 24 находитя в состоянии разрешения. Задний фронт мпульса конца преобразования формируетя в момент выключения разрешения по тробирующему входу блока 24, которое роисходит в момент выключения трйпЬеа 6, Для устранения гонок и формиования минимальной заданной длительноси иш1ульса по шине 23 введен блок 25 адержки. По ширине 18 режима кодирования четчик I может быть включен за счет ерестройки схемы переноса в десятичый либо двоичный режим счета. Управление шиной перестройки осущетвляется через элемент 26 И и через ,элемент 27 ИЛИ, подключенный вторым входом к шине 28 режима деления. При работе схемы в режиме собственно автомата управления АЦП шина 28 имеет низкий уровень и не оказывает влияния на работу автомата управления АЦП. В течение первого шага интегрирования триг гер 6 на.ходится в исходном состоянии и у правле1ше на элемент 26 И не передается, соответственно и нет управления шиной -перестройки счетчика 1 от элемента 27 ИЛИ. На первом шаге интегрирования счет чик всегда работает как двоичный и вьщеляет фиксированный интервап вр емени, рав ный 2048 импульсам. Если на шину 18 кодирования режимов поступает низкий уровень, т.е. выбран двоичный режим преобразования, то шина п,ерестройки не возбуждается, и счетчик на втором шаге также работает как двоичный, если же на шину 18 поступает высокий уровень, то в течение второго шага интегрирования счет чик работает как десятичный, переключаяс в этот режим от шины перестройки. В зависимости от выбранного режима измере- ния на втором шаге происходит подсчет до 2048 или до 1000 иглпульсрв. Выходной код снимается с шины 31 выходного кода, причем в зависимости от потенциала шины 30 инверсии снимается прямой либо инверсный код. Блок 29 инверсии представляет собой в каждом разряда информации полусумматор, Элемент 32 И обеспечивает передачу на шину 33 число-импульсного кода.Схема включена в течение второго шага интегрирования и пропускает количество импульсо соот1аетствующи.х коду результата преобразования дополнительного времени, сверх основного времени преобразования,, а такж преобразователя параллельного кода , число-импульсный код при этом не требуется Шина 34 коррекции управляет схемой коррекции аналогично известному устройст ву.. Таким образом, предлагаемое изобрете ние позволяет значительно расширить функ циональные возможности схемы управлення АЦЦ . Формула изобретения Устройство управления аналого-цифровым преобразоватеяем, вьтопненное на большой иягеграпьной схеме, содержащее счетчик, первый и второй элемент И, де8

748399 шифратор, блок логических ключей, содержаший старт-стопный и тактовый тригг&ры, инвертор, элемент И, шины пуска, коррекции, измеряемого напряжения, опорной частоты, конца преобразования и вь1ходного кода, причем шина пуска соединена с первым входом старт-стопного триггера блока логических ключей, второй аход старт -стопного триггера соединен с шиной конца преобразования и первым входом тактового триггера блока логических клк. чей, первый вьрсЬд старт-стопного тригге ра соединен с шиной коррекции, второй ВЬРСОД - с первым входом .элемента И блока логических ключей и с первым нходом первого элемента И, второй вход которого соединен с шиной опорной частоты, а вььход - со счетным входом счетчика, выход которого соединен с первым входом дешифратора, вькод которого соединен с первым входом второго элемента И, выход которого соединен со вторым входом тактового триггера, вькод которого соединен через инвертор со втор.ыми входами эл&мента И блока логических ключей деши(| ратора и второго элемента И, о т л и - ч а ю ш е е с я тем, что, с целью расширения функциональных возможн.остей, в него введены дополнительный дешифратор, триггер знака, блок сложения по модулю два, блок инверсии, три дополнительных элемента И, элемет- ИЛИ и шины полярности, знака, число-импульсного кода, режима деления, инверсии,, шифратор, блок задержки, шина режима кодирования и четыре шины эталонных напряжений,, причем выход тактового триггера соединен с первыми входами шифратора, первого и второго дополнительных элементов И и со входом блока, задержки, выход которого соединен с первым входом блока сложения по модулю два, второй вход которого соединен с шиной знака, выходом триггера знака и BTopbCvi входом шифратора, третий вход - с шиной полярности и первым входом третьего доцолнительного элемента И, выход которого соединен с первым аходом триггера знака,второй вход которого соединен с шиной пуска, вбкод счетчнка соединен с первьгми входами блока инверсии и дойолнйтельного дешифратора, второй аход которого соединен с одноиме ным входом дешифратора, а выход - со вторым входом третьего дополнительного элемента И, аход второго дополнительногч} элемента И соединен со счетным аходом счетчика, а выход - с шиной числа импульсного кода, выход первого дополнительного элемента И через элемент ИЛИ соединен со входом перестройки счет чика, второй вход эпемекта ИЛИ соединен с шиной режима деления, второй вход блока инверсии соединен с шиной инверсии, а выход - с шиной выходного кода, вькод блока сложения по модулю два соединен с ШИ1ЮЙ конца преобразования, выходы шиф ратора соединены с шинами эталонных наЛ748

tqfOlfil 910 пряжений соответственно, а его третий аход - со вторым входом первого дополнительного элемента И и шиной режима кодирсдаания. Источники информации, принятые во внимание при экспертизе 1. БИС ЬД-ИО фирмы, o6iconix3nc. , Электроника, Кг 13, 1974 (прототип).