Устройство для испытания транзисторных матриц Советский патент 1980 года по МПК G01R31/28 H01L21/66 

1

Изобретение относится к области контроля полупроводниковых приборов и может быть испольйовано для электротермотренировки и испытаний на на- 5 дежность при производстве полупроводниковык приборов.

Известно устройство для испытания транзисторных матриц, содержащее блоки задания режима, управления, пита- fo ния, коммутации, пульт управления, измеритель параметров матриц, генератор импульсов, блок формирования тактов, распределитель импульсов, счетчик, соединенные между собой определенным и образом 1 .

Однако возможны сбои устройства типа записи ложных 1 в распределитель импульсов, в результате чего повышается рассеиваемая мощность на 20 матрицах, что может привести к выходу их из строя. Кроме того, возможны сбои устройства типа потери 1. что приводит к простою оборудования.

В связи с одновременностью рабо- ,25 ты контрольно-испытательного оборудования, мощных испытательных камер при производстве полупроводниковых приборов, вероятность указанных сбоев высока.

Целью изобретения является повышение эффективности устройства.

Указанная цель достигается тем, что в устройство для испытания транзисторных матриц введены многовходовая схема совпадения, интегрирующая цепь и генератор одиночных и myльcoв, причем входы схемы совпадения соединены с выходам распределителя им.пульсов, а выход - через интегрирующую цепь с одним из входов генератора одиночных импульсов, второй вход которого соединен с блоком формирования тактов, а выход - со счетчиком.

Такая схема устройства позволяет повысить его эффективность за счетвосстановления правильной работы у-стройртва в случае его сбоев. При этом, если в распределитель импульсов вписались ложные 1, многовходовая схема совпадения выдает разрешение на вход генератора одиночных импульсов и далее на пуск счетчика, а затем распределителя только после установки распределителя в состояние О. Аналогично при сбое, выражающемся в потере 1,осуществляется пуск счетчика, а затем распределителя импул сов, и начинается новый, исправленный цикл работы устройства. Блок-схема устройства для испытания транзисторных матриц представлена на чертеже. Устройство содержит стойку испы,тательного режима 1, блок управления 2, блок задания режима 3, блок питания 4, блок коммутации 5, управления б, панель с транзисторными матрицами 7, измеритель параметров матриц 8, испытательную камеру 9, выходы 10-15 блока, управления, генератор Импульсов 16, блок формировани тактов 17, распределитель импульсов 18, счетчик 19, усилитель 20, м говходовую схему совпадения 21, интегрирующую цепь 22 и генератор оди ночных импульсов 23. Устройство работает следующим об разом. Прямоугольные импульсы с генерат ра импульсов 16 поступают на вход б ка Формирования тактов 17, на выход которого формируется двухтактная по следовательность импульсов 1т и 2Т с периодами 2Т ( период следования импульсов генератора 16) Одновременно по сигналу пуск н выходе счетчика 19 в момент времени 2Т появляется одиночный импульс, который переключает в состояние 1 триггер первого разряда распределителя импульсов 18. На выходе 10 это го разряда формируется передний фро испытательного импульса. Тактовый и пульс 1т устанавливает триггер пе вого разряда распределителя импульс в состояние О, а триггер второго разряда - в состояние 1. В результате на выходе 10 формируется задний фронт испытательного импульса, а на выходе 11 - передний фронт следующего испытательного импульса. Длительность сформированного на выходе 10 импульса равна , Аналогично формируются импульсы на выходах 11-15, с которых эти импульсы по отдельным каналам поступают на соответствующие этим выходам матрицы. По окончании формирования на выходах 10-15 распределителя импульсо .длительностью Т все разряды устанавливаются в состояние О, срабатывает многовходовая схема совпадения21, и сигнал через интегрирующу цепь- 22 поступает на вход генератора одиночныхимпульсов 23. Этот генератор формирует одиночный сигнал в момент времени 2Т, по которому запускается и начинает заполняться импульсами 1т счетчик 19. Импульс переполнения в момент времени 2Т запирает вход этого счетчика и пост пает на вход первого разряда распре делителя импульсов. Начинается новы ukiQt работы блока управления 2. Интегрирующая цепь 22 служит для . странения ложного срабатывания генератора одиночных импульсов в моменты переключения разрядов распределителя импульсов.. Счетчик 19 выполняет функцию линии задержки, которая необходима для заания требуемой частоты следования испытательных импульсов.на каждом из выходов 10-15 распределителя импулЪсов, а также для обеспечения постоянства скважности испытательных импульсов при изменении их длительности. Период следования импульсов на каждом из выходов 10-15 определяется выражениемТ Тгр..(т + 2)+ t где Т - период следования испытатель«ых импульсов; T(. период следования импульсов генератора 16; время задержки, равное времени заполнения счетчика 19 импульсами 1т до переполнения; m - количество выходов блока управления 2, равное количеству испытательных матриц. Из блока управления сформированные по длительности и частоте импульсы поступают на входы усилителей 20 блока задания режима 3, где ,формируются по амплитуде и производится коррекция их фронтов. Проходя далее через блок коммутации, импульсы поступают на панель с транзисторными матрицами. Пульт управления и блок ког мутации служат для поочередного подключения выводов транзисторных структур матриц к измерителю для измерения их параметров в процессе испытания. При работе устройства могут возникать сбои устройства, например, во время переключения мощных потребителей (испытательных камер и другого контрольно-испытательного оборудования) . , Эти сбои выражаются либо в записи ложных 1 (дополнительно к информационной 1) в распределитель импульсов, что приводит к повышению рассеиваемой мощности на матрицах и к выходу их из строя, либо в потере информационной 1. В этом случае оборудование простаивает, испытание (тренировка-) матриц не производится. Устранение указанных сбоев в устройстве с помощью многовходовой схемы совпадения 21, интегрирующей цепи 22 и генератора одиночных импульсов 23 осуществляется следующим образом. В случае записи ложных 1 схема совпадения сработает только после очистки распределителя импульсов и установки его в состояние О. Далее сигнал пуск распределителя формируется по цепи - интегрирующая цепь, генератор одиночныхимпульсов, счетчик аналогично описанному.

Аналогично возобновляется циклическая работа устройства при потере информационной 1.

Технико-экономическое преимущество прещтрженного устройства по сравнению с известными заключается в шении его качества, выражающееся в том, что повышается эффективность за, счет исключения возможных сбоев при его работе.

Формула изобретения . Устройство для испытания транзисторных матриц по авт. св. 402835, отличающееся тем, что, с .|5

целью повышения эффективности, устройство содержит многовходовую схему совпадения, интегрирующую цепь, генератор одиночных импульсов, причем входы схемы совпадения соединены с выходами распределителя импульсов, а выход - через интегрирующую цепь с одним из входов генератора одиночных импульсов, второй вход которого соединен с блоком формирования тактов,

10 а выход - со счетчиком.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР 402835, кл. G 01 R 31/26, 1977 (протртип).