Контурная система программного управления Советский патент 1991 года по МПК G05B19/18 

Изобретение относится к автоматическому управлению и предназначено для ис- пользования в системах числового программного управления оборудованием, например автоматом для раскладки проводов в жгут.

Целью изобретения является повышение надежности системы.

На фиг.1 приведена структурная электросхема контурной системы программного управления; на фиг.2 приведен вариант выполнения электросхемы куоммутатора; на фиг.З - распределитель импульсов; на фиг.4 - блок памяти.

Контурная система программного управления (фиг, 1) содержит устройство 1 ввода программы, коммутатор 2, блок 3 памяти

программы, блок 4 отработки программы управления, счетчик 5 циклов, элемент 6 индикации нуля, элемент ИЛИ 7, первый ключ 8, инвертор 9, второй ключ 10 и блок 11 управления приводом. Выходы (первая шина данных и первый синхросигнал) устройства 1 ввода программы подключены к первой группе информационных входов коммутатора 2 и к группе информационных входов блока 3 памяти программы, первый вход Стоп подключен к первому входу блока 3 памяти и третьему выходу блока 4, второй вход Пуск которого подключен к выходу первого ключа 8, Первая группа информационных выходов (первая выходная шина данных и синхросигнал) коммутатора 2 подключены к входам блока 4, второй выо

00 .-

ю о

00

ход (Вычитание) и вторая группа информационных выходов (Число повторения) подключены соответственно к вычитающему входу и информационным входам (установки числа) счетчика 5 циклов, первый выход (Ввод-вывод) подключен к второму входу блока 3 памяти и первому входу элемента ИЛИ 7, группа адресных выходов (шина адреса) подключена к группе адресных входов блока 3 памяти, управляющий вход (О счетчика) коммутатора 2 подключен к выходу элемента 6 индикации нуля и к входу Запрет Счетчика 5 циклов. Вторая группа информационных входов (вторая шина данных и синхросигнал) подключена к группе выходов блока 3 памяти. Третий вход Пуск блока 3 памяти подключен к выходу элемента ИЛИ 7, второй вход которого подключен к выходу второго ключа 10, информационный вход которого, соединенный с информационным входом первого ключа 8, подключен к второму выходу Пуск блока 4. Управляющий вход первого ключа 8, соединенный через инвертор 9 с управляющим входом второго ключа 10, подключен к выходу элемента 6 индикации нуля. Первые выходы блока 4 подключены к входам блока 11 управления приводом.

При практическом исполнении контурной системы программного управления в качестве устройства 1 ввода программы может быть применено фотоэлектрическое устройство считывания с перфоленты, которое управляется сигналами Пуск, Стоп, поступающими из блока 4, и имеет выходную шину данных (восемь сигналов D1.1-D1.8 с кодовых дорожек перфоленты) с синхросигналом CD1, подключенную к коммутатору 2 и блоку 3 памяти.

Коммутатор 2 выполнен по схеме, приведенной на фиг.2, которая содержит первый распределитель 12 импульсов, мультиплексор 13, дешифраторы 14-16, второй распределитель 17 импульсов, блок 18 регистров, элемент 19 задержки сигнала, первый и второй элементы ИЛИ 20,21 и RS- триггер 22.

Управляющий вход (О счетчика) мультиплексора 13 является управляющим входом коммутатора 2. Первые и вторые информационные входы мультиплексора 13 являются соответственно первой группой входов (первой шиной данных) и второй группой входов (второй шиной данных) коммутатора 2. Выходы мультиплексора 13 являются первой группой выходов (первой выходной шиной данных) коммутатора 2, подключены к входам дешифраторов 14-16. Цифровые разряды D1-D4 шины данных, подключенные к входам данных блока 18

регистров, образуют вторую выходную шину (число повторений) совместно с выходным сигналом 1Т Строб второго распределителя 17 импульсов и являются

второй группой выходов коммутатора 2,

Синхродорожка CD соединена со счетным Т-входом первого 12 и второго 17 распределителей импульсов. R-вход первого распределителя 12 импульсов подключен к

четвертому выходу Ввод-вывод коммутатора 2 и к выходу RS-триггера 22, R-вход которого соединен с выходом второго элемента ИЛИ 21, а S-вход - с четвертым тактовым выходом первого распределителя 12

импульсов, подключенным к второму входу первого элемента ИЛИ 20, выход Строб которого подключен к шине адреса, являющейся пятыми выходами коммутатора 2 и подключенной к выходам блока 18 регистров, стробирующие входы которого подключены к соответствующим тактовым выходам первого распределителя 12 импульсов, S- вход которого соединен с выходом первого дешифратора 14. Выход второго дешифратора 15 подключен к входу элемента 19 задержки сигнала, выход которого соединен с первыми входами первого 20 и второго 21 элементов ИЛИ и является третьим выходом Вычитание коммутатора 2. Выход дешифратора 16 соединен с вторым входом второго элемента ИЛИ 21 и S-входом второго распределителя 17 импульсов, R-вход которого соединен с его выходом 1Т.

Коммутатор 2 дешифрует сигналы про- граммы с целью формирования из них: адресных сигналов для блока 3 памяти, сигналов Число повторений и вычитающего сигнала для счетчика 5 циклов, сигналов

для коммутации работы системы в различных режимах, в режиме передачи данных из устройства 1 ввода программы в блок 4, в режиме одновременной передачи данных из устройства 1 ввода программы в блок 4 и

их записи в блок 3 памяти, или режиме передачи данных из блока 3 памяти в блок 4. Каждый из распределителей 12,17 импульсов может быть выполнен по схеме, приведенной на фиг.З, которая содержит

элемент 23 задержки сигнала, триггер 24, четыре элемента И 25.1-25.4 и счетчик 26 импульсов с встроенным десятичным дешифратором. Вход Т, соединенный с первыми входами элементов И 25.2-25.4 и через

элемент И 25.1 - со счетным входом счетчика 26 импульсов, является счетным входом распределителя 12 (17) импульсов, вход R которого, соединенный через элемент 23 задержки сигнала с R-входами триггера 24 и счетчика 26 импульсов, является входом

Сброс, запрещающим работу по входу Т,

Вход D триггера 24 совместно с входом С и вход S являются установочными входами и разрешают работу по входу Т. Выход триггера 24 соединен с вторым входом элемента И 25.1. Первый, второй и третий выходы счетчика 26 импульсов соединены соответственно с вторыми выходами элементов И 25.2-25.4. Выходы элементов И 25.2-25.4 и четвертый выход счетчика 26 импульсов являются соответственно тактовыми выходами 1Т, 2Т, ЗТ, ЗТ распределителя 12 (17) импульсов.

Мультиплексор 13, выполненный по стандартной схеме, обеспечивает передачу данных на выходную шину данных в зависимости от потенциала сигнал на его управляющем входе.

Дешифраторы 14-16 могут быть выполнены на элементах НЕ, И.

Дешифратор 14 определяет в выходной шине данных строки программы с адресом N повторяющегося участка. Дешифратор 15 - конец повторяющегося участка. Дешифратор 16 - число повторений.

Блок 18 регистров запоминает номер повторяющегося участка программы до смены его новым номером, поступающим с программы, и может быть выполнен на трех микросхемах типа 1551М5, каждая из которых содержит четыре D-триггера.

Элемент 19 задержки сигнала служит для временной задержки сигнала Конец повторяющегося участка программы с выхода дешифратора 15 на вход элемента ИЛИ 20, необходимый для записи конца повторяющегося участка в блок 3 памяти и его переключения из режима ввода в режим вывода.

Триггер 22 определяет режим работы блока 3 памяти (Ввод или Вывод). Блок 3 памяти может быть выполнен по структурной схеме, приведенной на фиг.4, которая содержит элемент ИЛИ 27, генератор 28 импульсов, элемент И 29, элемент НЕ 30, распределитель 31 импульсов, счетчик 32 адреса, накопитель 33 памяти и формирователь 34 импульсов синхродорожки (CD2).

Входы установки данных с входом стро- бирования счетчика 32 адреса являются группой адресных входов (шиной адреса со стробом) блока 3 памяти, первый вход которого Стоп подключен через элемент ИЛИ 27 к первому входу элемента И 29, пятый вход Пуск подключен к второму входу элемента И 29. Первая группа входов (первая шина данных с синхросигналом CD1) подключена первой шиной данных к входам данных накопителя 33 памяти, с синхросигналом CD1 к входу С распределителя 31 импульсов. Третий вход Ввод-вывод подключен к входу Запись-считывание накопителя 33 памяти, к входу D распределителя 31 импульсов и через элемент НЕ 30 - к его S-входу. Выходы данных накопителя 33 па- мяти и вь:ход формирователя 34 импульсов (CD2) являются группой выходов (второй шиной данных CD2) блока 3 памяти. Выход генератора 28 импульсов подключен к третьему входу элемента И 29,выход которого подключен к первому счетному входу распределителя 31 импульсов, вход R которого соединен с его выходом ЗТ, выход 2Т подключен к счетному входу счетчика 32 адреса, выходы которого подключены к адресным входам накопителя 33 памяти, вход выборки микросхем GE которого и вход формирователя 34 импульсов подключены к выходу 1Т распределителя 31 импульсов. Формирователь CD2 (укоротйтель длительности импульсов) может быть выполнен на элементе И с интегрирующей цепочкой. В качестве блока 4 может использоваться устройство числового программного управления типа НЗЗ.

В качестве счетчика 5 циклов может быть использован реверсивный счетчик с элементом Запрет (последовательно соединенные элементы НЕ и И) по вычитающему входу.

В качестве элемента 6 индикации нуля -элемент ИЛИ-НЕ.

В качестве первого и второго ключей 8 и 10 - элемент И. В качестве блока 11 управления приводом может быть использовано

серийно выпускаемое устройство управления тиристорное БТУ3601, которое предназначено для управления двигателями постоянного тока.

Контурная система программного управления работает следующим образом.

Программа работы системы, записанная на перфоленту, обычно содержит непов- торяющиеся участки и многократно повторяющиеся участки программы. В данной системе многократно повторяющимся участкам присваиваются номера в начале участка, а в конце участка указывается символ Конец повторяющегося участка и число повторения данного участка программы,

которое записывается на перфоленту один раз вместе с неповторяющимися участками основной программы. Можно также составить отдельную программу из многократно повторяющихся участков программы и

предварительно ввести ее в блок памяти. При этом в основной программе указываются в необходимой последовательности номера повторяющихся участков и число их повторений.

Программа вводится в блок 4 по кадрам, в конце каждого кадра с блока 4 на устройство 1 ввода программы и блок 3 памяти поступает сигнал Стоп, останавливающий ввод следующего кадра до конца отработки исполнительными органами системы информации предыдущего кадра. В конце отработки выделяется сигнал Пуск, включающий ввод следующего кадра программы.

Перед началом работы система сигналом Сброс устанавливается в исходное со- стояние, при котором коммутатор 2 находится в режиме передачи данных с устройства 1 ввода программы в блок 4, первый ключ 8 - в открытом, а второй ключ 10 - в закрытом состоянии. По сигналу Пуск через открытый первый ключ 8 запускается устройство 1 ввода программы и информация с перфоленты поступает в коммутатор 2, где через мультиплексор 13 передается в блок 4 и отрабатывается блоком 11 управления приводом. Так продолжается до тех пор, пока в программе не появляется адресная строка Номер повторяющегося участка программы, по которой в коммутаторе 2 на дешифраторе 14 выделяется сигнал 1, поступающий на вход S распределителя 12 импульсов, где устанавливает (фиг.З) триггер 24 в единичное состояние, разрешая работу распределителя 12 пор счетному Т- входу. Приходящий в это время на вход Т сигнал CD через элемент И 25.1 на счетный вход счетчика 26 импульсов переключает его в первое состояние только после окончания сигнала CD (по его срезу). При этом с первого выхода счетчика 26 импульсов поступает разрешающий сигнал на второй вход элемента И 25,2. Следующий синхросигнал CD первой цифровой строки номера повторяющегося участка, поступающий на первый вход элемента И 25.2, вырабатывает первый тактовый сигнал 1Т. Сигнал 1Т поступает в блок 18 регистров и стробирует запись с выходной шины данных мультиплексора 13 в старшие разряды блока 18 регистров первой цифровой строки номера повторяющегося участка. По окончании сигнала 1Т распределитель 12 импульсов переключается во второе состояние. Следующая (вторая) цифрова я строка по сигналу 2 записывается в следующие разряды блока 18 регистров, и т.д. По окончании записи числового значения номера повторяющегося участка программы в блок 18 регистров в распределителе 12 импульсов вырабатывается сигнал 4Т, который поступает на триггер 22 и элемент ИЛИ 20. Сигнал с элемента ИЛИ 20 стробирует запись информации с блока 18 регистров по шине адреса в блок 3

памяти, где счетчик 32 адреса и соединенный с ним накопитель 33 памяти устанавливаются в соответствующий информации адрес. Сигнал с триггера 22, поступающий

5 на вход S распределителя 12 импульсов, устанавливает его в исходное состояние, а поступающий на выход коммутатора 2 по цепи Ввод-вывод в блок 3 памяти, устанавливает его в режим ввода и через элемент

0 ИЛИ 7 в виде сигнала Пуск разрешает работу блока 3 памяти в режиме ввода. Информация с устройства 1 ввода программы одновременно с передачей в блок 4 при этом записывается и в блок 3 памяти следу5 ющим образом (см. фиг.4). Режим ввода устанавливает разрешающий потенциал на входе D распределителя 31 импульсов и переводит накопитель 33 памяти в режим записи. С приходом строки информации по

0 первой шине данных по сигналу синхродо- рожки CD1 распределитель 31 импульсов устанавливается в состояние, разрешающее его работу по счетному входу, на который поступают импульсы с генератора 28

5 через элемент И 29 и при разрешающих потенциалах на его первом и втором входах (есть Пуск и нет Стоп). Первый импульс по срезу переводит распределитель 31 импульсов в первое состояние. По второму им0 пульсу вырабатывается сигнал 1Т, поступающий на вход Выбор кристалла СЕ накопителя 33 памяти, по которому информация с первой шины данных записывается в память. Следующий сигнал 2Т с

5 распределителя 31 импульсов поступает на счетный вход счетчика 32 адреса и переключает его в следующее состояние. Выходы счетчика 32 адреса, подключенные к адресным входам накопителя 33 памяти, изменя0 ют его адрес. По сигналу ЗТ распределитель 31 импульсов возвращается в исходное состояние и готов к приему информации со следующей строки программы. Такой процесс записи информации в блок 3 памяти

5 будет продолжаться до появления в программе строки с адресом Конец повторяющегося участка, который тоже записывается в память и по которому в коммутаторе 2 на дешифраторе 15 выделяется

0 сигнал, поступающий через элемент 19 задержки сигнала на элементы ИЛИ 20,21.

Сигнал с элемента ИЛИ 21 переключает триггер 22, который по цепи Ввод-вывод переводит блок 3 памяти в режим вывода и

5 через элемент ИЛИ 7 останавливает работу блока 3 памяти. Сигнал с элемента ИЛИ 20 повторно стробирует запись хранящейся информации в блоке 18 регистров по шине адреса в блок 3 памяти, устанавливая его в начальный адрес записанного участка программы. Далее с программы в коммутатор 2 поступает строка с адресом Число повторений, по которому на дешифраторе 16 выделяется сигнал, поступающий на вход распределителя 17 импульсов и разрешающий его работу по входу Т, на который поступает в это время сигнал синхродорожки CD, по окончании которого распределитель 17 импульсов устанавливается в первое состояние.

Далее с программы поступает следующая за адресом цифровая строка с числом повторений. По сигналу синхродорожки, сопровождающей строку программы, в распределителе 17 вырабатывается сигнал 1Т, который по шине Число повторений стро- бирует его запись в счетчик циклов и сбрасывает по входу распределитель 17 импульсов в исходное состояние. Записанное в счетчик 5 циклов число меняет состояние элемента 6 индикации нуля, сигнал с которого, поступающий на управляющий вход мультиплексора 13, переключает его в режим передачи данных от блока 3 памяти в блок 4, Одновременно сигнал с элемента 6 индикации нуля, поступая на первый ключ 8, закрывает его, а через инвертор 9 открывает второй ключ 10. Первый ключ 8 останавливает устройство 1 ввода программы, а второй ключ 10 через элемент ИЛИ 7 включает блок 3 памяти в работу, который был ранее установлен в режим вывода. Вывод информации из блока 3 памяти происходит следующим образом (см. фиг.4). В режиме вывода накопитель 33 памяти устанавливается в режим считывания, а через элемент НЕ 30 на S-вход распределителя 31 импульсов подается потенциал, устанавливающий его в состояние, разрешающее работу по Т-входу. По сигналу Пуск (при отсутствии сигнала Стоп) импульсы с генератора 28 через элемент И 29 поступают на Т-вход распределителя 31 импульсов, на выходе которого вырабатывается последовательность тактовых импульсов 1Т, 2Т, ЗТ. По такту 1Т происходит выбор данных в накопителе 33 памяти по исходному адресу и формирование укороченного импульса CD2 формирователем 34 импульсов, которые по второй шине данных передаются в коммутатор 2 на мультиплексор 13 и далее в блок 4. По такту 2Т счетчик 32 адреса переключает накопитель 33 памяти в следующий адрес. По такту ЗТ распределитель 31 импульсов возвращается в исходное состояние. Далее, начиная с 1Т, процесс повторяется. Вывод информации из блока 3 памяти будет продолжаться до появления во второй шине данных информации Конец повторяющегося участка, по которой в коммутаторе 2 на

дешифраторе 15 выделяется сигнал, который через элемент 19 задержки сигнала на элемент ИЛИ 20 снова стробирует запись хранящейся информации в блоке 18 регист- ров по шине адреса в блок 3 памяти, устанавливая его вновь в начальный адрес записанного ранее участка программы. Одновременно сигнал с дешифратора 15 через элемент 19 задержки сигнала поступает на

0 вычитающий вход счетчика 5 циклов и уменьшает установленное в нем число повторений на единицу. Повторный вывод информации из блока 3 памяти производится такое число раз, какок записано в счетчике

5 5 циклов. При обнулении счетчика 5 циклов сигнал с элемента 6 индикации нуля устанавливает систему в исходное состояние на передачу информации из устройства 1 ввода программы в блок 4. Следующий сигнал

0 Пуск включает устройство 1 ввода программы для продолжения работы от перфоленты.

Если по характеру работы системы многократно повторяющиеся участки програм5 мы всегда отличны друг от друга, можно упростить схему коммутатора 2, исключив из нее распределитель 12 импульсов и блок 18 регистров, а выход дешифратора 14 соединить с вторым входом элемента ИЛИ 20,

0 выход которого соединить с входом установки в нуль (на схеме не показано) счетчика 32 адреса, т.е. все повторяющиеся участки программы в этом случае будут вводиться в блок 3 памяти, начиная всегда с одного и того же

5 (нулевого) адреса с одновременным стиранием предыдущей записи. В программе при этом команда Номер повторяющегося участка будет называться Начало повторяющегося участка и содержать только одну

0 строку перфоленты. В этом случае можно также исключить из схемы дешифратор 15 и элемент ИЛИ 21, при этом выход дешифратора 16 соединить с входом элемента 19 задержки сигнала, выход которого соеди5 нить с R-входом триггера 22. При этом из программы исключается команда Конец участка, а ее функцию будет выполнять адресная строка Число повторений, которая будет записываться в блок 3 памяти.

0 В счетчике 5 циклов вход Запрет введен для .исключения его работы в режиме вычитания при его нулевом состоянии. Счетчик 5 циклов для упрощения описания используется в однодекадном исполнении.

5 Применение данной контурной системы программного управления по сравнению с прототипом позволит повысить надежность работы системы за счет исключения из нее второго устройства ввода программы, как наиболее ненадежного в системе из-за наличия в нем перфоленты и электромеханических узлов, выходящих часто из строя и требущих периодических регулировок. Формула изобретения 1. Контурная система программного управления, содержащая устройство ввода программы, коммутатор, блок отработки программы управления, счетчик циклов, элемент индикации нуля, первый и второй ключи, инвертор, блок управления приводом, причем группа выходов данных устройства ввода программы соединена с первой группой информационных входов коммутатора и является первой шиной данных, содержащей разряд синхросигнала, первая информационная группа выходов коммутатора подключена к группе входов блока отработки программы управления и является первой выходной шиной данных, содержащей разряд синхросигнала, первый, второй и третий выходы блока отработки программы управления соединены соответственное входом блока управления приводом, информационными входами первого и второго ключей, с первым входом устройства ввода программы, второй вход которого подключен к выходу первого ключа, вход управления которого соединен с выходом элемента индикации и входом инвертора, выход кото- рого соединен с входом управления второго ключа, вторая группа информационных выходов коммутатора подключена к информационному входу счетчика циклов, выход которого соединен с элементом индикации нуля, отличающаяся тем, что, с целью повышения надежности, в него введены блок памяти программ и элемент ИЛИ, причем блок памяти программ подключен первым входом к первому входу устрйства ввода программы, группа информационных входов блока памяти программ подключена к группе выходов устройства ввода программы, группа выходов блока памяти программ подключена к второй группе информационных входов коммутатора и является второй шиной данных, содержащей разряд синхросигнала, группа адресных входов блока памяти программ подключена к группе адресных выходов коммутатора и является адресной шиной, содержащей разряд строба, второй вход блока памяти программ подключен к первому выходу коммутатора и связан с первым входом элемента ИЛИ, второй вход которого соединен с выходом второго ключа, а его выход - с третьим входом блока памяти программ, второй выходи вход управления коммутатора соединены соответственно с входом вычитания счетчика циклов и с выходом

элемента индикации нуля, который соединен с входом Запрет счетчика циклов.

2. Система по п. 1,отличающаяся тем, что коммутатор содержит мультиплексор, три дешифратора, блок регистров, первый и второй элементы ИЛИ, RS-триггер. элемент задержки, первый и второй распределители импульсов, причем первые и вторые группы информационных входов

0 коммутатора подключены соответственно к первым и вторым входам мультиплексора, управляющий вход которого является управляющим входом коммутатора, первая группа информационных выходов которого

5 соединена с входами трех дешифраторов, первые четыре разряда данных первой вы- хопной шины данных, подключенные к входам данных блока регистров с выходным сигналом Строб второго распределителя

0 импульсов являются второй выходной шиной данных и подключены к второй группе информационных выходов коммутатора, разряд синхросигнала первой выходной шины данных соединен со счетным входом

5 первого и второго распределителей импульсов, R-вход первого из которых подключен к четвертому выходу Ввод-вывод коммутатора и к выходу RS-триггера, R-вход которого соединен с выходом второго элемента

0 ИЛИ, а S-вход - с четвертым тактовым выходом первого распределителя импульсов, подключенным к второму входу первого элемента ИЛИ, выход Строб которого подключен к группе адресных выходов

5 коммутатора, подключенной к выходам блока регистров, стробирующие входы которых подключены к первому, второму и третьему тактовым выходам первого распределителя импульсов, S-вход которого соединен с вы0 ходом первого дешифратора, выход второго дешифратора подключен к входу элемента задержки сигнала, выход которого соединен с первыми входами первого и второго элементов ИЛИ и является вторым выходом

5 коммутатора, выход третьего дешифратора соединен с вторым входом второго элемента ИЛИ и S-входом второго распределителя, R-вход которого соединен с его выходом Строб.

0 3. Система по пп.1 и 2, отличающаяся тем, что, каждый из распределителей импульсов состоит из элемента задержки сигнала, триггера, четырех элементов И, счетчика импульсов со встроенным десяти5 чным дешифратором, Т-вход распределителя импульсов, соединенный с первыми входами четырех элементов И и через первый элемент И - со счетным входом счетчика импульсов, является счетным входом распределителя импульсов, R-вход которого,

соединенный через элемент задержки сигнала с R-входами триггера и счетчика импульсов, является входом Сброс распределителя, установочные входы D, С, S которого являются соответствующими входами триггера, выход которого соединен с вторым входом первого элемента И, а первый, второй, третий выходы счетчика импульсов соединены с вторыми входами соответственно второго, третьего и четвертого элементов И, выходы которых и четвертый выход счетчика импульсов являются соответственно тактовыми выходами распределителя импульсов.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах числового программного управления технологическим оборудованием, например в автоматах для раскладки проводов в жгуты. Целью изобретения является повышение надежности системы в случаях, когда программа ее работы содержит большое число повторяющихся циклов. Система содержит устройство 1 ввода программы, коммутатор 2, блок 4 отработки программы управления, блок 11 управления приводом, счетчик 5 циклов, элемент 6 индикации нуля, инвертор 9, два ключа 8 и 10, блок 3 памяти программ и элемент ИЛИ 7. Введение блока памяти и элемента ИЛИ в систему и изменение цепей соединения их с коммутатором позволило сократить длину управляющей программы и расширить технологические возможности системы: работать от одной управляющей программы, когда ее длина позволяет уместиться на катушках перфоленточного устройства ввода, разделить управляющую программу на две программы, основную и дополнительную, с предварительным вводом дополнительной программы в блок памяти при большой длине программы, или ввести управляющую программу в блок памяти, если объем памяти достаточен для размещения программы, и работать от блока памяти. 2 з.п.ф-лы, 4 ил. сл с

ami om2

фиг.З

$