Буферное запоминающее устройство Советский патент 1980 года по МПК G11C21/00 

(54) БУФЕРНОЕ 3.4ПОМИНАЮЩЕЕ УСТРОЙСТВО

1

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении буферных запоминающих устройств (БЗУ) цифровых вычислительных машин.

Известно запоминающее устройство с «зарядовой связью, содержащее узлы ввода/вывода и N сдвигающих регистров с «зарядовой связью, каждый из которых имеет входной терминал для приема последовательных разрядов информации и выходной зажим для выдачи последовательных разрядов информации. Все N сдвигающих регистров соединены последовательно между собой. Имеется N схем сравнения зарядов, при этом каждая из (N-1) схем соединена определенным образом между выходом одного из соответствующих сдвигающих регистров и входом в следующий соседний сдвигающий регистр. N-ая схема сравнения подключена к выходу последнего регистра 1.

Недостатком устройства является малое быстродействие (последовательное ЗУ) и большое время ожидания информации на выходном терминале устройства при записи ее в некоторый момент времени на входной терминал устройства.

Наиболее близким к предлагаемому по технической сущности является устройство, рассчитанное на работу с п-разрядными входными кодами и содержащее регистры на приборах с зарядовой связью (ПЗС), управляющие входы которых соединены с выходами тактирующих генераторов, информационные входы - с соответствующими выходами элементов ИЛИ группы, а информационные выходы - с первыми входами соответствующих элементов И первой и второй групп, вторые входы которых в каждой группе объединены и соединены соответственно с выходами элементов И, первые входы которых соединены с щиной разрешения, а вторые - соответственно с щинами считывания и записи. При этом выходы элементов И первой группы подключены соответственно к информационным шинам устройства и к первым входам элементов И третьей группы, вторые входы которых соединены с выходом элемента И, а выходы - с соответствую20 щими первыми входами элементов ИЛИ, вторые входы которых соединены соответственно с выходами элементов И второй группы. Запись информации в устройстве осуществляется подачей разрешающих сигнаЛОВ по шине разрешения и записи, в результате чего информация с информационных шин переписывается в регистры. Считывание информации изустройства осуществляется подачей разрешаюш.их сигналов по шинам разрешения и считывания. В этом случае информация из регистров поступает на информационные шины устройства. Циркуляция информации в режиме хранения в регистрах осуществляется с помощью элементов И и ИЛИ. Генераторы формируют две последовательности импульсов Ф1 и Ф2 для сдвига информации в регистрах 2. Однако известное устройство, несмотря на большую тактовую частоту сдвига информации в регистрах на ПЗС - приборах, имеет невысокое быстродействие вследствие большого времени ожидания информации при запросе ее, так как она из регистров может выводиться только в строго определенное время, когда находится на выходном электроде ре гистра. Максимально возможное время считывания информации при запросе может быть равно AfT, где М - число разрядов регистра на приборах с зарядовой связью, at - время сдвига информации в регистре на ПЗС - приборах из разряда в разряд. Среднее время считывания для ЗУ подобного типа равно 1/2 . Цель изобретения - увеличение быстродействия буферных запоминающих устройств при использовании регистров на ЦЗС - приборах. Поставленная цель достигается тем, что устройство содержит сдвигающие регистры, четвертую группу элементов И, триггеры записи и считывания, элементы ИЛИ и элементы задержки, причем первые входы элементов И второй группы соединены с щиной записи, шиной сдвига влево первого сдвигающего регистра, единичным входам триггера записи и с входом первого элемента задержки, вторые входы элементов И второй группы соединены с соответствующими входными информационными щинами, а выходы элементов И второй группы соединены с соответствующими информационными входами регистров адреса, соответствующие управляющие входы которых соединены с выходами элементов ИЛИ группы, вторые входы которых соединены с соответствующими выходами элементов И четвертой группы, третьи входы нечетных элементов ИЛИ группы соединены с выходом первого элемента И, третьи входы четных элементов ИЛИ группы соединены с выходом второго элемента И, второй вход которого соединен со вторым входом первого элемента И и с выходом тактирующего генератора, первый вход второго элемента И подключен к единичному выходу триггера считывания, нулевой выход которого соединен с первыми входами элементов И четвертой группы, единичный вход - с щиной считывания, входом второго элемента задержки, вторыми входами элементов И первой группы и шиной СДВИГИ вправо сдвигающих регистров, нулевой вход триггера считывания соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом второго элемента задержки, а второй вход первого элемента ИЛИ соединен с щиной установки в «О, щиной установки в «О первого сдвигающего регистра, щиной установки в «1 второго сдвигающего регистра и с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого элемента задержки, информационным входом первого сдвигающего регистра, шиной сдвига влево второго сдвигающего регистра и с входом третьего элемента задержки, а выход второго элемента ИЛИ соединен с нулевым входом триггера записи, единичный выход которого соединен с первыми входами элементов И третьей группы, а нулевой выход триггера записи соединен со вторыми входами элементов И четвертой группы, третьи входы которых соединены с соответствующими выходами первого сдвигающего регистра, выход третьего элемента задержки соединен с информационным входом второго сдвигающего регистра, выходы которого соединены со вторыми входами соответствующих элементов И третьей группы. На чертеже представлена функциональная схема предлагаемого устройства. Буферное запоминающее устройство содержит ПЗС-регистры 1 на ПЗС-приборах, первую, вторую, третью и четвертую группы элементов 2, 3, 4 и 5 И, группу элементов 6 ИЛИ, тактирующий генератор 7, первый и второй элементы 8 и 9 И, первый и второй сдвигающиерегистры 10 и 11, триггеры 12 и 13 записи и считывания, первые и вторые элементы 14 и 15 ИЛИ, первый, второй и третий элементы 16, 17 и 18 задержки, входные информационные шины 19, информационные выходы 20, щину 21 записи, шину 22 считывания и шину 23 установки в В исходном состоянии по шине 23 на устройство поступает импульс, устанавливающий в нулевое состояние регистр 10, в единичное состояние - регистр 11, а через элементы 14 и 15 ИЛИ - в нулевое состояние триггеры 12 и 13. Вследствие этого в исходном состоянии элементы 2, 3, 4, 8 и 9 И закрыты и открыты элементы И 5, так как они управляются от нулевых выходов триггеров 12 и 13. Таким образом, в исходном состоянии нулевой код регистра 10 через элемент 5 И и группу элементов 6 ИЛИ поступает на управляющие входы регистров 1 (код «О на каком-либо выходе регистра 10 илк 11 при прохождении через элементы 6 ИЛИ соответствует уровню напряжения на соответствующем управляющем входе регистра 1 - Vj). Итак, начиная с момента поступления уровней напряжения Vt на управляющие входы регистров 1 устройство готово к работе. Одновременно в устройство может быть записано для хранения п - разрядное слово по информационным входам 19 или из устройства может быть считано п-разрядное слово по информационным выходам 20. Запись слова в БЗУ по первому адресу производится при поступлении на устройство первого импульса записи по шине 21. Импульс записи, во-первых, осуществляет установ триггера 12 в единичное состояние, в результате чего элементы 5 И закрываются по вторым входам и открываются элементы 4 И по первым входам, что приводит к поступлению на управляющие входы регистров 1 уровней напряжения Уг- (код «1 на каком-либо выходе регистров 10 или 11 при прохождении через элементы 6 ИЛИ соответствует уровню напряжения на соответствующем управляющем входе регистров 1 - Vz). Во-вторых, импульс записи по первым входам открывает элементы 3 И, в результате чего информация первого слова через элементы 3 И поступает на информационные входы регистров 1. При уровнях напряжения на управляющих входах регистров 1 - Vt () в каждом yi3 регистров 1 образуется потенциальная яма на всю длину регистра 1, в которую стекает входной заряд, величина которого пропорциональна величине выходного напряжения с соответствующего элемента 5 И. Причем, если с некоторого элемента 3 И на информационный вход соответствующего регистра 1 поступает высокий уровень напряжения (код «1), то в регистре 1 происходит формирование заряда в потенциальной яме, если же на информационный вход регистра с элемента 3 И поступает низкий уровень напряжения (код «О), то в потенциальной яме .регистра 1 формирование заряда не происходит. Таким образом, в регистры 1 с информационных входов 19 поступает первое слово, которое в БЗУ необходимо хранить по первому адресу и которое при необходимости считывания необходимо первым вывести из БЗУ. Далее, иглпульс записи производит сдвиг содержимого регистра 10 на два разряда влево, а через первый элемент 16 задержки - запись «1 в крайний правый разряд регистра 10 после прекращения сдвига его на два разряда влево. После сдви.га и записи «1 в регистре 10 устанавливается код 000...01. Задержанный импульс записи с выхода элемента 16 задержки поступает также на второй вход элемента 15 ИЛИ, сбрасывая триггер 12 в нулевое состояние, в результате чего элемент 4 И снова закрывается, а элемент 5 И открывается. И, наконец, задержанный импульс записи производит сдвиг на два разряда влево регистра 11, а через элемент 18 задержки - запись «1 в крайний правый разряд регистра 11. Таким образом, в регистре 11 устанавливается код III...101. После включения элемента 5 И на управляющих входах регистров 1 устанавливается код 000...01 (код регистра 10), что приводит к сжатию потенциальных ям регистров 1 к району действия правого управляющего входа регистров 1 и следовательно, к хранению информации по первому адресу под крайним правым управляющим входом (электродом) регистров 1. Если на устройство поступает снова импульс записи, то снова включается триггер 12 записи и новый входной код, соответствующий второму адресу, поступает на информационные входы регистров 1. Так как во время первой части цикла записи вновь открываются элементы 4 И и закрываются элементы 5 И, то в регистрах 1 образуются новые потенциальные ямы под всеми управляющими входами (электродами), за исключением двух правых крайних, так как на управляющие входы регистров 1 с выхода регистра II поступает код 111...101. В это время, в эти новые потенциальные ямы каждого из регистров 1 поступает информация по второму адресу с информационных входов регистров 1. При этом под последним крайним справа электродом (управляющим входом) всех регистров 1 сохраняются потенциальные ямы с информацией по первому адресу, так как они раделяются от новых потенциальных ям потенциалом Vi предпоследнего крайнего справа электрода. Во второй части цикла записи по второму адресу снова происходит сжатие к выходу полученных в первой части цикла записи потенциальных ям кодом 00...0101 регистра 10. В-конце этого цикла записи в регистре 11 находится код 111...10101, необходимый для пройедения следующего (третьего) цикла записи. Таким образом, в регистрах 1 к концу цикла записи по второму адресу находится информация для двух адресов - под последними крайними справа (первое число) и под третьими справа крайними управляю- . щими электродами. Запись информации в БЗУ по последующим адресам производится аналогично. При поступлении на устройство импульса считывания по щине 22 из регистров 1 производится считывание информации по первому ранее записанному адресу, которая всегда находится под последним крайним правым управляющим входом (электродом) ПЗС-регистров. Импульс считывания, во-первых, открывает по вторым входам элементы 2 И, в результате чего информация с последнего разряда регистров 1 (заряд под последним справа крайним электродом) через элементы 2 И поступает на информационные выходы устройства. Во-вторых, импульс считывания устанавливает в единичное состояние триггер 13, в результате чего элементы 5 И закрываются по первым управляющим входам и открываются по первым входам элементы 8 и 9 И, что обеспечивает подачу импульсов Ф1 и Ф2 от генератора 7 импульсов

через элемент 6 ИЛИ на управляющие входы регистров 1. С помощью импульсов Ф1 и Ф2 обеспечивается двухтактный сдвиг хранящейся в регистрах информации (зарядов) на один разряд вправо, что обеспечивает подачу под последний справа управляющий вход регистров 1 информации последующего для считывания слова. Одновременно импульс считывания обеспечивает сдвиг на два разряда вправо содержимого регистров 10 и 11 для учета того, что из регистров 1 произощло считывание слова по одному адресу. После окончания цикла считывания и сдвига информации в регистрах 1, 10 и 11 импульс считывания через элемент 17 задержки устанавливает триггер 13 считывания снова в нулевое состояние, после чего элементы 8 и 9 И закрываются и открываются элементы 5 И, обеспечивая в регистрах 1 вновь режим хранения информации. Считывание последующих слов из БЗУ осуществляется аналогично. Так как в предлагаемом БЗУ отсутствуют цепи регенерации информации, то время хранения информации в регистрах 1 ограничено и должно составлять ориентировочно единицы миллисекунд,

Предлагаемое устройство позволяет намного увеличить быстродействие буферных запоминающих устройств. Если время выборки информации из известного устройства в среднем составляет 1/2 М-г, то время выборки информации в случае предлагаемого БЗУ может составлять величину порядка i;, т. е. в М раз больще.

Формула изобретения

Буферное запоминающее устройство, содержащее ПЗС-регистры, информационные выходы которых соединены с первыми входами соответствующих элементов И первой группы, выходы которых соединены с соответствующими информационными выходами устройства, элементы И второй и третьей групп, выходы элементов И третьей группы соединены с первыми входами соответствующих элементов ИЛИ группы, тактирующий генератор, первые и вторые элементы И, с объединенными первыми входами входные информационные щины, щины записи, считывания и установки в «О отличающееся тем, что, с целью повыщения быстродействия устройства, оно содержит сдвигающие регистры, четвертую группу элементов И, триггеры записи и считывания, элементы ИЛИ и элементы задержки, причем первые входы элементов И второй группы соединены с щиной записи, щиной сдвига влево первого сдвигающего регистра, единичным входам

триггера записи и с входом первого элемента задержки, вторые входы элементов И второй группы соединены с соответствующими входными информационными шинами, а выходы элементов И второй группы соединены

J с соответствующими информационными входами регистров адреса, соответствующие управляющие входы которых соединены с выходами элементов ИЛИ группы, вторые входы которых соединены с соответствующими выходами элементов И четвертой группы,

0 третьи входы нечетных элементов ИЛИ группы соединены с выходом первого элемента И, третьи входы четных элементов ИЛИ группы соединены с выходом второго элемента И, второй вход которого соединен со вторым входом первого элемента И и с выходом тактирующего генератора, первый вход второго элемента И подключен к единичному выходу триггера считывания, нулевой выход которого соединен с первыми входами элементов И четвертой группы, единичный

0 вход - с щиной считывания, входом второго элемента задержки, вторыми входами элементов И первой группы и щиной сдвига вправо сдвигающих регистров, нулевой вход триггера считывания соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом второго элемента задержки, а второй вход первого элемента ИЛИ соединен с щиной установки в «О, щиной установки в «О первого сдвигающего регистра, щиной установки в «1 второго сдвигающего регистра и с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого элемента задержки, информационным входом первого сдвигающего регистра, щиной сдвига влево второго сдвигающего регистра и с входом третьего элемента задержки, а выход второго элемента ИЛИ соединен с нулевым входом триггера записи, единичный выход которого соединен с первыми входами элементов И третьей группы, а нулевой выход

jj триггера записи соединен со вторыми входами элементов .И четвертой группы, третьи входы которых соединены с соответствующими выходами первого сдвигающего регистра, выход третьего элемента задержки соединен с информационным входом второго сдвигающего регистра, выходы которого соединены со вторыми входами соответствующих элементов И третьей группы.

Источники информации, принятые во внимание при экспертизе

2.Экспресс-информация. - «Вычислительная техника, 1976, № 30, с. 16-20 (прототип).