Буферное запоминающее устройство Советский патент 1986 года по МПК G06F13/00 

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств универсальных и специализированных электронных вычислительных машин.

Цель изобретения - повышение надежности устройства.

На чертеже представлена функцрю- нальная схема буферного запоминающего устройства (БЗУ).

Устройство содержит накопитель 1, входной регистр 2 данных, выходной регистр 3 данных, формирователь 4 импульсов записи, формирователь 5 импульсов считьшания, счетчик 6 адреса записи, счетчик 7 адреса считьшания, группы элементов И 8-10, группу элементов ИЛИ 11, элементы 12 равнозначности, элемент И-НЕ 13, од новибратор 14, триггеры 15-17, эле менты И 18-20, одновибраторы 21 и 22, элементы НЕ 23 и 24, элемент задержки 25 и 26, реверсивный счетчик 27, Дешифраторы 28 и 29 и элемент И 30.

Устройство работает следующим образом,

В исходном состоянии счетчики 6 адреса записи, счетчик 7 адреса счи- тьшания, реверсивный счетчик 27, а также триггеры 15-17 обнулены. На основании нулевого кода на выходе счетчика 6 адреса записи дешифратор 29 формирует сигнал, поступаьяций на вход элемента И 30 и запрещающий прохождение импульса считьшания.

На входах регистра 2 и соответственно на информационных входах накопителя 1 появляется входная информация. Импульс записи поступает на ус- тановочньй вход триггера 16 к переводит его в единичное состояние, от- крьшая элемент И 18 по одному из входов, В отсутствии импульса считывания на выходе элемента НЕ 24 присутствует логическая единица, поэтому при переходе триггера 16 в единичное состояние на выходе элемента .И 18 появляется положительный перепад напряжения, по поторому одновиб- ратор 21 вьфабатьшает импульс. Этот импульс открьшает элементы И 8 пер вой группы и разрешает поступление кода с выходов счетчика 6 адреса записи на адресные входы накопителя К Кроме того, по этому импульсу про исходит запись исходной инфррмадии в

226530 . 2

накопитель по адресу счетчика 6 адреса записи (на начальном этапе по нулевому). По окончании цикла записи в накопитель этот же импульс, задер5 жанный на элементе 26 задержки, сбрасывает триггер 16 в О и увеличивает содержимое реверсивного счетчика 27 и счетчика 6 адреса записи на 1. В результате превьщ ения содёржимо10 го счетчика 6 адреса записи над содержимым счетчика 7 адреса считьша- на выходе элемента 12 равнозначности, соответствующего младшему разряду счетчиков 6 и 7, появляется от15 рицательный перепад, вызывающий появление похюжительного перепада напряжения Несовпадение на выходе элемента И-НЕ 13. В результате совпадения перепадов напряжения Иесовпаде20 ние и единичного состояния инверсного плеча триггера 15 на выходе элемента И 20 возникает положительный перепад напряжения, по которому одно- зибратор 14 вырабатывает импульс,

25 Этот импульс открьюает группу зле- 1меитов И 9, подключив выходы счетчика 7 адреса, считывания через элементы И 9 и РШИ 11 к адресным входам накопителя 1, и поступает на вход считы,„ вания накопителя, в результате чего происходит считьшание информации из

накопителя в выходной регистр. Затем этот импульс, задержанный на элементе 25 задержки, подтверждает нулевое состояние триггера 17, устанавливает

35 триггер 15 в единичное состояние, запрещая прохождение потенциала Несовпадение через элемент И 20, уменьшает на 1 содержимое реверсивного счетчика 27 и увеличивает

О содержимое счетчика 7 адреса считывания на 1, что приводит к совпадению кодов в счетчиках 6 и 7, Следовательно, потенциал Несовпадение на выходе схемы И-НЕ 13 исчезает. На

45 этом заканчивается цикл записи-счи- тьшания первого информационного слова.

Аналогично с приходом любого следующего импульса записи производит50 ся запись в накопитель 1 второго и последзтоцих информационных слов, а на выходе элемента И-НЕ 13 устанавливается потенциал Несовпадение, При этом в любом случае происходит

55 только одно считьгаание, так как после перЕюго считывания происходит установка в 1 триггера 15 и блокировка элемента И 20, При записи

каждого из информационных слов содержимое реверсивного счетчика 27 увеличивается на 1.

При считьшании информации из выходного регистра на шину считьгеания поступает импуЛьс считывания, который разрешает выдачу информации из выходного регистра через элементы И 10 на выход устройства, В то же время этот импульс устанавливает в 1 триггер 17. Если при этом отсутствует импульс записи на шине записи, то на выходе элемента НЕ 23 присутствует логическая 1 и при совпадении положительных перепадов на входах элемента И 19 на выходе одновибратора 22 появляется импульс, который устанавливает в 1 инверсный выход триггера 15, разрешая прохождение потенциала Несовпадение на вход одновибратора 14, и производит считьюание второго информационного слова из накопителя в выходной регистр. Импульс с одновибратора 14 производит также сброс триггера 17, увеличение содержимого счетчика 7 на единицу, уменьшение на 1 содержимого реверсивного счетчика 27 и блокировку элемента И 20 путем установки в 1 триггера 15.

Процесс считьшания продолжается до тех пор, пока не происходит совпадения кодов в счетчиках 6 и 7 и сброс потенциала Несовпадение.

Процесс записи-считьтания в БЗУ происходит асинхронно: импульсы записи и считывания появляются в любое время, определяемое работой управляющих устройств источника и потребител информации.

В случае прихода импульса записи при наличии импульса считьгеания происходит блокировка записи по второму входу элемента И 18, при этом длител ность блокировки определяется временем действия импульса, считьтания, которьй через формирователь 5, элемент И. 30, элемент НЕ 24 воздействует на второй вход элемента И 18.

Однако, при отсутствии информации в БЗУ такая блокировка исключается, что позволяет даже в случае постоянного запроса на считьвание информации произвести запись информационного слова в БЗУ. Это .достигается тем, что при нулевом состоянии счетчика 6 адреса записи дешифратор 29 формирует сигнал, поступающий на вход элемента И 30 и запрещающий прохождение

импульса считывания в цепь ки записи.

Блокировка считьтания во врейя записи происходит следующим образом.

Импульс записи через формирователь 4 и элемент НЕ 23 поступает на первьпЧ вход элемента И 19, где блокирует процесс считывания на время действия импульса записи.

Указанные блокировки не приводят к потере информационных слов, а лишь производят задержку моментов записи и считьгоания один относительно другого, не снижая быстродействия устройства.

Если длительное время считывания информации не происходит, то БЗУ заполняется полностью. В этом случае с выхода реверсивного счетчика код,

соответствующий емкости БЗУ, поступает на дешифратор 28, сигнал с выхода дешифратора 28 поступает на вход Стоп-Запись источника информации, где служит основанием для прекршцения

дальнейшей записи, и на вход Экстр. чтение потребителя информадаи, где сигнализирует о необходимости экстренного считывания информации.

0

Формула изобретения

5

0

Буферное запоминающее устройство, содержащее накопитель, выходы которого подключены к входам выходного регистра данных, информационные входы накопителя подключены к выходам входного регистра данных, входы которого являются информационными входами устройства, адресные входы накопителя подключены к выходам элементов liJlH группы, первые и вторые входы которых подключены к выходам элементов И соответственно первой и второй групп, первые входы элементов И первой группы подключены к выходам счетчика адреса записи и первым входам соответствующих элементов равнозначности, первые входы элементов И второй группы подключены к выходам счетчика адреса считьшания и вторым входам соответствующих элементов равнозначности, выходы которых подключены к входам элемента И-НЕ, выход элемента И-НЕ подключен к первому входу первого элемента И, второй вход которого 5 подключен к выходу первого триггера, выход первого элемента И подключен к входу первого одновибратора, выход которого подключен к первому управля5

0

5

ющему входу накопителя и входу пер вого элемента задержки, выход перво го элемента задержки подключен к первому входу второго TpHrrejia и первому входу первого триггера, второй вход которого подключен к выход в-горого одновибратора, вход второго одновибратора подключен к выходу втрого элемента И, первьш вход которого подключен к выходу второго триггера, второй вход второго триггера подключен к входу формирователя импульсов считьшания, к первьм входам элементов И третьей группы и является первым управляющим входом устройства, второй вход второго элемента И подключен к выходу первого элемента НЕ, вход которого подключе к выходу формирователя импульсов записи, вход формирователя импульсов записи подключен к первому входу третьего триггера и является вторым управляющим входом устройства, второй вход третьего триггера подключе к входу счетчика адреса записи и к выходу второго элемента задержки, вход которого подключен к второму управляющему входу накопителя, к вторым входам элементов И первой группы и выходу третьего одновиб

Редактор Е.Папп

Составитель С.Шустенко

Техред И.Поповкгч Корректор С.Шекмар

Заказ 2140/52 Тираж 543Подписное

ВНИИШ Государственного комитета СССР

по делам иэобретений н .открытий 113035, Москва, , Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

&

ратора, вход третьего одновибратора подключен к выходу третьего элемента- Hj, первый и второй входы которого подключены соответственно к выходу второго элемента НЕ и выходу третье- го триггера, выходы выходного регис™ тра данных подключены к вторым входам элементов И третьей группы, выходы которых являются информационкыми выходами устройства, отличающееся тем, что, с целью повътенкя надежности устройства, оно содержит реверсивный счетчик, первый и второй дешифраторы и четвертьй элемент И, первьш вход и выход которого подключены соответственно к выходу формирователя импульсов считьшания и входу второго элемента НЕ, второй вход четвертого

элемента И подключен к выходу первого дешифратора, входы которого под- клочены к выходам счетчика адреса записи, первый и второй входы реверсивного счетчика подключены к выходам соответственно первого и второго элементов задержки, выходы ревер- С1-ШНОГО счетчика подключены к входам второго дешифратора, выход которого является управляющим выходом устройс ТВ а.

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств универсальных и специализированных электронных вычислительных машин. Цель изобретения - повышение надежности устройства. Устройство содержит накопитель 1, входной регистр 2 данных, выходной регистр 3 данных, формирователь 4 импульсов записи, формирователь 5 импульсов считьшания, счетчик 6 адреса записи, счетчик 7 адреса считьшания, группы элементов И 8, 9, и 10, группу элементов 11, элембГнты 12 равнозначности, элементы И-НЕ 13, одновибратор 14, триггеры 15, 16 и 17, элементы И 18, 19 и 20, одновибраторы 21 и 22, элементы НЕ 23 и 24, элемент задержки 25 и 26, реверсивный счетчик 27, дешифраторы 28 и 29 и элемент Ц 30. Повьш1ение надежности буферного запоминающего устройства достигается введением реверсивного счетчика 27, дешифраторов 28 и 29 и элемента И 30. 1 ил, § (Л Стоп //мл ШЧСИ . . счигтОвмт