Буферное запоминающее устройство Советский патент 1983 года по МПК G11C19/00 

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных информационно-измерительных системах, построенных по агрегатно-модульному принципу. Известно буферное запоминающее -устройство (БЗУ), содержащее блок запоминающих элементов, блок управления, дешифратор, вспомогательный регистр адреса и основной регистр гшреса, выход которого подключен к входу дешифратора fl. Известно также ВЗУ, содержащее магнитный накопитель с шинами записи опроса и выходными гиинами, соединенный с адресным счетчиком записи и разрядным регистром соответственно через формирователи адресных и разрядных токов записи, ключи опроса, соединенные с гвдресным счетчиком опроса И генератором опроса, подключенным к элементу задержки и коммутатору опроса, блок контроля накопителя и усилители считывания, соединенные с регистром вывода 2. Недостатком данных БЗУ является отсутствие второго канала обмена. Это приводит к тому, что их использование в автоматизированных система не эффективно, поскольку в процессе функционирования системы БЗУ монополйзирует ее коллективный канал, к которому подключены ЭВМ и блоки,входящие в состав системы. При этом ЭВМ не может осуществлять обслуживание блоков и находится в режиме ожидания что снижает быстродействие систенш в целом. Для устранения этого недостатка необходимы дополнительные аппаратные средства. Наиболее близким к изобретению техническим решением является БЗУ, содержащее накопитель, один из входо которого соединен через первую груп пу элементов И с входными шинами и управляющими шинами записи, выход через вторую группу элементов И - с выходными шинами и управляющилм шинами считывания, блоки формирования адресов записи и считывания, выходы которых подключены к входам схемы сравнения, выходом соединенной с од ,ним из входов.первого элемента И, другой вход которого подключен к вх ду блока формирования адресов считы вания ,и первой адресной шине, выход первого элемента И соединен с одним из входов первого элемента ИЛИ, дру гой вход которого соединен с второй адресной шиной, а выход - с входом блока формирования адресов записи, выходы второго и третьего элемента И соединены с другим входом накопит ля, первые входы - с вьтеод : блоко формирования адресов записи и вания, а вторые входы - с выходами второго и третьего элементов ИЛИ, входы которых подключены к управляющим шинам записи и считьшания t 3. Известное устройство содержит два канала, по которым осуществляется обмен данными и может иопользоватьбя в автоматизированных информационноизмерительных системах. Однако при решении ряда практических задач возникает необходимость изменения объема буферной памяти автоматизированной системы в зависимости от специфики решаемых задач. Причем изменение необходимо произвести при минимальных затратах. Решение поставленной задачи путем создания блока БЗУ максимально требуемой емкости не является оптимальным, так как его применение в системах с меньшим объемом буферной памяти приводит к неоправданным затратам. Разработка же специального БЗУ, ориентированного на конкретную систему, весьма трудоемка. ДругиМ подходом к решению этой задачи является создание модулей запоминающих устройств небольшой емкости, из которых агрегатируется необходимая буферная память. Использование для этих целей известного БЗУ не позволяет эффективно решить поставленную задачу, поскольку необходимо дополнительное устройство, которое осуществляло бы распределение информации между модулями БЗУ по мере их заполнения. Целью изобретения является расширение области применения буферного запоминающего устройства за счет его отключения от кансша обмена данными после заполнения информацией. Поставленная цель достигается тем, что в буферное запоминающее устройство, содержащее накопитель, адресные входы которого подключены к выходам первого и второго блоков элементов И, первый адресный счетчик, выход которого подключен к одним входам первого блока элементов И и блока сравнения, второй ешресный счетчик, выходы которого подключены к одним входам второго блока элементов Инк другим входам блока сравнения, выход блока сравнения-подключен к одному из входов первого элемента и, другой вход которого подключен к входу второго адресного счетчика и является первым упрешляющим входом устройства, выход первого элемента И подключен к одному из входов первого элемента второй вход которого является вторьм управляющим входом устройства, выход первого элемента ИЛИ подключен к входу первого адресного счетчика, другой вход первого блока элементов И подключен к выходу второго элемента ИЛИ,: один вход которого подключен к одному из входов второго и. и является третьим управляющим входом устройства, ДРУГОЙ вход второго элемента ИЛИ является четвертым упчIравляющим входом убтройства и подкл чен к одному из входов третьего элемента Kf вьАсоп которого является первым управляю119{м выходом устройства, другой вход третьего элемента И подключен к однок из входов четвертого элемента И и к информационному выходу накопителя г информационный вход которого подключен к вьосоду вто рого элемента Инк выходу второго элемента И и к выходу пятого элемента И, другой вход второго элемента И является пятым управляющим входом устройства, другой вход четвертого элемента И является шестьм управляющим входом устройства и подключен к одному из входов третьего элемента ИШ, другой вход третьего элемента . ИЛИ является седьмым управляющим входом устройства и подключен к одному из входов пятого элемента И, другой вход которого является восьмым управляюифим входом устройства, выход четвертого элемента И является вторым информгиЕ1ионяым выходом устрой ,ства, дополнительно введены дешифратор, элемент задержки, триггер и шестой элемент И, один вход которого подключен к выходу третьего элемента ИЛИ, другой вход шестого элемента -И подключен к выходу триггера, сбросовые и установочные входы которого являются соответствую ф1ми входами устройства, выход шестого элемента И подключен к другому входу второгю блока элементов И, входы де{Шифратораподключены k адресным входам накопителя, ВЕОСОД деши атора подключен к входу элемента задержки выход которого подключен к соответст вующему сбросовому входу триггера. На фиг. 1 представ тена структурнай схема БЗУ; на фиг.2 - пример построе ния агрегатированной буферной пакятй для автоматизированной систеьи, состоящей из двух подсистем Буферное эапомине1ющее устройство содержит накопитель 1., адресные счетчики 2 и 3, блок 4 сравнения элемент И 5, элемент ИЛИ б, блоки элементов И 7 и 8, элеменфы ИЖ 9 я 10, элементы И 11 и 12, информацябн-г ные входы 13 и 14, ущ авляювше входы 15 и 16, элементы И 17 и 18, имформационные входы 19 и 20, информацион ные выходы 21 и 22, управляющие аходы 23 - 26, 27, элейейт 28 зaдepжкk, триггер 29 и элемент И 30. Сигналы смены адреса в счетчики 2 и 3 поступают иэ первогр и второго каналов по входам 23 - 26. Упргш ляющие сигналы в БЗУ из первого к«Ha -ia поступают по входам 15, 19, 31 и 32, а информационные сигналы передаются по входам 13 и 22, Со второго кангша сигналы управления прихо.дят по входам 16, 20и 33, а инфор,мация - по входам 14 и 21. Кроме это;го, во второй канал обмена БЗУ выдает управляющий сигнал по входу 34. Ввод (вывод) информации в (из) Накопитель осячествляется по адресам, кото1ше формируются в счетчиках 2 и 3 и поступают в накопитель через блоки элементов, И 7 и 8, на вторые входы которых подаются управляющие сигналы. Блок 4 сравнения, элемент И 5 и элемент ИЛИ 6 обеспечивают сравнение адресов в счетчиках 2 и 3 и их . новкй в положение, при котором адрес записи счетчика 2 никогда не отстает от адреса считывания счетчика 3. Подгон адреса записи осуществляется сигналом смены адреса, формирующимся 1 на адресном входе 24 и поступающюв через элемент И 5 и элемент ИЛИ 6 на вход счетчика 2.. При штатной работе БЗУ обменивается данными с ЭВМ черев первый кангш, а второй используется для сопряжения с актившйш устройствами системы. Перед началом работы ЭВМ устанавливает все узлы БЗ.У в исходное сое- : тояние Модуль начинает обмен данными с активным устройством после прихода управляющего сигнала от ЭВМ по . входу 31. П этом триггер устанавливается в единй 1ное состояние, разрешая прохождение сигналов управления из второго каНёша через элемент 30. В процессе обмена данными через второй канал на вход 20 поступает сигнал, : обеспечиваюп й считывание пёредаваемой в канал информации по адресу, формируемому: счетчиком 3. Ее вывод проиэводится в канал по входу 21. На Вход 16 поступает сигнал, обеспечи9гцощий запись принимаемой из канала По входу.14 информации по адресу, iформируемому счётчиком 3. . После того, как на втором входе накопителя появится код, соответст еукящял его граничному адресу, дешифратор 27 сформирует импульсный сигнал, равный по. длительности управляющему сигнёшу, поступающему по одному из входов 16 или 20. Этот сигнал через время, определяемое элемент(Я4 28 задержки, поступает на сбсбросовый вход триггера и сбрасывает его в нулевое состояние,. При этом закрывается элемент 30, блокируя прохождение управляющих сигналов из Btoporo каигша. Сигнал с выхода вленёнта задержки по входу 34 поступает во второй кангш и через него подается на вход 33 следующего ПЗУ ( установка его триггера в единичное состояние).

После сброса триггера в нулевое состояние БЗУ может обмениваться : данными только через первый канал

с ЭВМ . При этом в ЭВМ переписывается информация, накопленная в БЗУ в процессе функционирования систем, и машина производит ее обработку.

Каждая из подсистем (фиг.2) включает несколько БЗУ и активный блок, который может обмениваться информаЦией с БЗУ. Управляющая ЭВМ после обслуживания первой подсистемы выдает команду ее включения и переходи к обслуживанию второй подсистемы.

При этом первая начинает автономное функционирование, используя свой внутренний канал.

Управляющая ЭВМ выдает команду . включения только первога ВЗУ, а остальные включаются автоматически после переполнения памяти первого.

Использование предлагаемого уст ройства позволяет сократить затраты на разработку, изготовление и эксплуатацию автоматизированных систем за счет использования агрегатируемой буферной памяти, построенной на базе предлагаемого устройства.

-f-4

мтл I ( 6 WFf-- ( |

БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, , содержащее накопитель, адресные входы которого подключены к выходам первого и второго блоков элементов И, первый адресный счетчик, выход которого подключен к одним входам первого блока элементов И и блока сравнения, второй адресный счетчик, выходы которого подключены к одним входам йторого блока элементов И и к другим входам блока сравнения, выход блока сравнения подключен к одному яз входов первого элемента: И, другой вход которого подключен к входу второго адресного счетчика и является первым управляющим входом устройства, выход первого элемента И подключен к одному из входов nejiBoro элемента ИЛИ, второй вход которого является вторым управляющим входом устройства, выход .первого элемента ИЛИ подключен к входу первого адресного счетчика, другой вход первого блока элементов И подключен к выходу второго элемента ИЛИ, один вход которого подключен к одному из входов второго элемента ft, и является третьим управляющим входом устройства, другой вход второго элемента ИЛИ является, че7вертш« .. управляющим входом устройстзза и подключен к одному тлз входов третьего элемента И, выход которого является первым управляющим выходом устройства, другой вход третьего элемента И подключен к одному из входов четвертого элемента И и к информационному выходу накопителя, информационный вход .которого подключен к выходу второго и к выходу пятого элементов И, другой вход второго элемента И является пятьвл управляющим входом устройства , другой вход четвертого элемента И является шестым управляющим входом устройства и подключен к одйому кз входов третьего элемента ИЛИ, другой вход третьего элемента ИЛИ является седьмым управляющим входом устройства и подключен к одному из входов пятого элемента И, другой вход которого является восьмым управляющим входом устройства, выход четвертого .элемента И является вторым информа ционным выходом устройства, о т л ичающееся тем, что, с целью. расширения области применения- устройства за. счет его отключения от канала обмена данными после заполне ния информацией, оно содержит дешиф4 to СП ратор, элемент задержки, триггер и шестой элемент И, один вход которого подключен к выходу третьего элемента ИЛИ, другой вход шестого элемента И подключен к выходу триггера, сбросо-вые и установочные входы которого являются соответствующими входами устройства, выход шестого элемента И подключен к другому входу второго . блока элементов И, входы дешифратора подключены к адресным входам накопит.еля, выход дешифратора подключен к входу элемента задержки, выход которого подключен к соответствующему сбросовому входу триггера.