Частотно-фазовый компаратор Советский патент 1980 года по МПК H03D13/00 

Изобретение относится к радиотехнике и может использоваться в устройствах автоматической подстройки частоты и фазы импульсных сигналов. По основному авт. св. № 484621 известен частотно-фазовый компаратор, содержащий элементы И-НЕ, фазовый и два блокировочных триггера, причем входы фазового триггера подключены к входам двух элементов И-НЕ, к выходам которых подключены первые входы блокировочных триггеров, нулевые выходы которых соедга1ены с их вторыми входами через третий элемент И-НЕ,а единичные выходы бло кировочных триггеров подключены соответственно к первым входам четвертого и пятого элементов И-НЕ, при этом второй вход пятого элемента И-НЕ соединен с выходом четвертого элемента И-НЕ, второй вход которого подключен к нулевому выходу фазового триггера 1 Однако такой компаратор работает при срав нительно небольшом диапазоне шттельностей входных сигналов. Цель изобретения - расш1фение диапазона длительностей входных сипчалов. Это достигается тем, что в частотно-фазовом компараторе, содержащем элементы И-НЕ, фазовый и два блокирово1шых триггера, причем входьг фазового триггера подключены к входам двух элементов И-НЕ, к вьходам которых подключены первые входы блокироночных триггеров, нулевые выходы которых соединены с их вторыми входами через третий И-НЕ, а ед1шичные выходы блокировочных триггеров подключены соответственно к первым входам четвертого и пятого элел{ентов И-НЕ, при этом второй вход пятого элемента И-НЕ соединен с выходом четвертого элемента И-НЕ, второй вход которого подключен к нулевому выходу фазового триггера, единичный и нулевой выходы фазового триггера нодключены соответственно к вторым входам двух элементов И-НЕ через устройства задержки. На чертеже приведена структурная электрическая схема предлагаемого компаратора. Частотно-фазовый компаратор содержит фазовый триггер I, два блокировочных триггера 2 и 3, элементы И-НЕ 4-8 и два устройства 9 и 10 задержки. На чертеже оПозначен.1 также входы II и 12 компаратора, являющиеся входами фазового триггера I.

Компаратор работает следующим образом.

При превышении частоть;, этало1шого сигнала, поступающего на вход 12, над контролируемым сигналом, поступающим на вход 11, обязательно возникает стуатя, при которой в промежутке между двумя соседними импульсами контролируемой частоты на вход 12 компаратора подаются два импульса эталонной частотыПервый импульс устанавливает нулевой выход фазового триггера 1 в состояние 1, и одновременно этот импульс проходит на элемент И-НЕ 5.

Однако совпадения в элементе И-НЕ 5 не происходит, так как включение разрешающего уровня с фазового триггера 1 задерживается в устройстве 9 на величину, равную или более д; ительности входного сигнала. Таким образом первый импульс эталонной частоты подготовляет элемент И-ИЕ 5 к прохождению второго импульса. Второй импульс с выхода элемента И-НЕ 5 поступает на первый вход блокировочного триггера 3 и опрокидывает его. При этом единичный, выход блокировочного трипера 3 устанавливается в состояние О, блокируя работу элемента И-НЕ 8. В результате на выходе компаратора устанавливается состояние Г , что соответствует превышению эталонной частоты над- контролируемой. В этом состоянии омпаратор находится до тех пор, пока в промежутке между поступлениями двух имнульсов эталонного сигнала на вход 11 не поступает два импульса контролируемого сигнала. При этом происходит опрокидывание блокироВО1ЩОГО триггера 2 и сигналы с нулевых выходов блокировочных триггеров 2 и 3 через

элемент И-НЕ 6 устанавливают блокировочные триггеры 2 и 3 в исходное состояние, при котором на их едитиных выходах появляется уровень 1. Компаратор переходит от режима

сравнения частот к режиму сравнения фаз. Поскольку при этом на элементы И-НЕ 7 и 8 с единичных выходов блокировочных триггеров 2 и 3 подается разрешающий уровень 1, то выход компаратора повторяет состояние

нулевого выхода фазового триггера 1, длительность импульса на котором пропорциональна фазовому сдвигу сравниваемых частот.

При превышении в исходном состоянии частоты контролируемого сигнала над этатюнным,

компаратор работает аналогично, начиная с установки единичного выхода фазового триггера 1 в состояние 1.

Предлагаемый компаратор позволяет расширить диапазон длительностей входных сигналов

и не требует спедиальных формирователей входного сигнала.

Формула изобретения

Частотно-фазовый компаратор по авт. св. № 484621, отличающийся тем, что, с делью расширения диапазона длительностей входных сигналов, единичный и нулевой выходы фазового триггера подключены соответственно к вторым входам двух элементов И-НЕ через устройства задержки.

Источники информации, принятые во внимание при экспертизе

I. Авторское свидетельство СССР N 484621, кл. Н 03 D 13/00, 1974 (прототип).