Устройство для умножения Советский патент 1980 года по МПК G06F7/52 

устройство может дать при перемножении двоично-кодированных чисел в системе счисления с основанием Q 2 Каждая цифра в такой системе представляется набором /С двоичных цифр, а каждая связь в устройстве представляет собой К. шин, но которым передаются сигналы двоичных цифр. Умножение двух /п-разрядных двоично-кодированных чисел в системе счнсления с основанием Q 2 эквивалентно перемножению двух т-/(-разрядных двоичных чисел. Таким образом, при использовании данного устройства для умножения принципиально может быть достигнуто повышение быстродействия при перемножении двоичных чисел. Возможно также использование данного устройства при перемножении Ь-ично-кодированных чисел в системе счисления с основанием L b

На чертеже изображена структурная схема устройства для умножения (показан случай использования двоично-кодированной системы счисления с основанием Q 2«).

Устройство содержит регистры множимого и множителя 1 и 2, каждый из которых содержит т 2 -ичных или (что то же самое) двоичных разрядов (), накапливающий сумматор 3, блок управления -.4, о.лГноразрядные узлы умножения 5. 2 -ичные разряды 6 регистра множимого 1 соединены между собой таким образом, что вход (2t-1)-го разряда соединен с вы ходом 2i-ro разряда, а вход 2г-го разряда соединен с выходом (2t-1)-го разряда (, ..., m/2). Перезапись содержимого четных разрядов в нечетные и наоборот производится по управляющему сигналу, поступающему с выхода блока управления 4. Выходы блока управления 4 соединены также с управляющими входами регистра множителя 2 и сумматора 3 (цепи сдвига на К разрядов в регистре множителя 2 и сумматоре 3 на чертеже не показаны). Одноразрядные узлы умножения 5 формируют произведения 2 -ичных цифр множимого на очередную 2 -ичную цифру множителя. Разрядность такого произведения - 2 двоичных разряда. Выходы одноразрядных узлов умножения 5 подключены ко входам сумматора 3. Регистры множимого и множителя 1 и 2 могут быть построены по известным схемам с использованием двухтактных D-триггеров, сумматор 3 - на базе УД-триггеров со схемой образования параллельных переносов. Одноразрядные узлы умножения 5 реализованы в виде логических шифраторов й-разрядных двоичных кодов сомножителей в 2. /(-разрядный двоичный код их произведения. В определенных случаях может оказаться целесообразным реализация узлов 5 в виде сочетания /-разрядных шифраторов () и суммирующей

схемы либо реализация их на базе пирамиды полных сумматоров с целью обеспечения однородности их структуры.

Устройство для умножения работает 5 следующим образом.

В исходном состоянии в регистре 1 хранится л-разрядное (л-число двоичных разрядов) множимое, в регистре 2 - л-разрядный множитель, сумматор 3 обнулен 10 (множимое и множитель представлены в виде правильных дробей прямыми кодами). Каждый такт работы устройства здесь рассматривается состоящим из двух полутактов.Пусть,множимое

15 (-0,1011101100011000 0,АВСД, множитель 7 0,1001.1000.0001.,a&cd (для определенности k здесь принято равным четырем). Предположим, что к началу первого такта на выходах узлов 5 сформированы 2.я:-разрядные произведения d-B и d-D. Тогда в первом полутакте первого такта производится передача 2.«-разрядных произведений d-B и d-D на входы сумматора 3, и осуществляется их суммирование с содержимым сумматора 3 (в первом полутакте содержимое сумматора равно нулю), после чего в сумматоре 3 осуществляется однотактный сдвиг на К разрядов в сторону младших разрядов. 0 Параллельно с этим во времени в регистре I множимого под действием устройства управления был осуществлен попарно-реверсивный сдвиг, т. е. множимое в регистре I было представлено в виде х ВАДС, 5 после чего на выходах узлов 5 были сформированы 2-к:-разрядные произведения d-A и d-D. Итак, к концу первого полутакта в сумматоре 3 осуществлен сдвиг информации в сторону младщих разрядов, 0 а на выходах узлов 5 сформированы 2-кразрядные произведения d-A и d-C.

Во втором полутакте первого такта осуществляется передача 2-к-разрядных произведений d-A и d-C на входы сумматора 3, и осуществляется их суммирование с содержимым сумматора 3 (по окончании суммирования сдвиг информации в сумматоре 3 не производится). К концу второго полутакта в сумматоре 3 фактически сформировано частное произведение множимого X на /С младщих разрядов множителя Y. Одновременно с этим во времени в регистре 2 множителя был осуществлен однотактный сдвиг информации в сторону 5 его младщих разрядов, а в регистре 1 множимого осуществлен повторный попарнореверсивный сдвиг, т. е. множимое в регистре было представлено в виде ABCD, после чего на выходах узлов 5 были сформированы 2-/с-разрядные произведения с-В и C-D. Далее процесс повторяется циклически.

За счет того, что в данном устройстве

исключены блоки переключения выходов

разрядов регистра множимого, а сдвиг

в регистре 1 производится одновременно с приемом числа в сумматор 3, длительность одного такта несколько сокращена, что в целом повышает быстродействие устройства.

Формула изобретения

Устройство для умножения, содержащее регистры множимого и множителя, накапливающий сумматор, т1ч одноразрядных узлов умножения (т - разрядность множимого) и блок управления, выходы которого соединены с управляющими входами регистра множителя и накапливающего сумматора, первые входы одноразрядных узлов умножения соединены с выходом первого разряда регистра множителя, а выходы - со входами накапливающего регистра, отличающееся тем, что, с целью повыщения быстродействия, второй вход i-ro одноразрядного узла умножения (, ..., т/2) соединен с выходом (2i-1)-го разряда регистра множимого, вход (2i-1)-го разряда регистра множимого подключен к выходу 2i-ro разряда того же регистра, вход которого соединен с выходом (2t-1)-го разряда регистра множимого, а управляющий вход регистра множимого подключен к выходу блока управления.

Источники информации, принятые во внимание при экспертизе

1.Прангищвили И. В. и др. Микроэлектроника и однородные структуры для построения логических и вычислительных устройств. М., «Наука, 1967, с. 180, рис. 4.37.

2.Авторское свидетельство СССР № 383044, кл. G 06F 7/38, 1970 (прототип).