Устройство регенерации информации для динамического блока матричной памяти Советский патент 1980 года по МПК G11C11/403 

Тагора, выход которого подключен к входу блока синхронизирующих импульсов, четвертый выход которого соеди ней с Ьходом счетчика адреса регене.рации. На чертеже изображена блок-схема предложенного устройства. Устройство содержит адресный блок 1, дешифратор 2 строк, элементы 3 памяти, коммутатор 4, счетчик 5 адреса регенерации, дешифратор 6 адреса регенерации, блок 7 синхроннзйруювдих импульсов, имеющий вхёды hyCK, СБРОС и ЗАПРОС РЕГЕНЕРАЦИИ, входные адресные шины 8, выходные адресные шины 9, входы 10 установки нуля и входы 11 установки единицы элементов 3 памяти. Одни входы адресного блока 1 подключены к входным адресным шинам 8, другие входы - к выходам счетчика .5 адреса регенерации, адресным входам коммутатора 4 и дешифратора 6 адреса регенерации, управляющий вход подклю чен к первому выходу блока 7 синхронизирукидих импульсов, а выходы соеди нены с выходными адресными шинами 9 устройства и входами дешифратора 2 строк. Стррбирующий входдешифратора 2строк подключен к второму выходу блока синхронизирующих импульсов 7, а выходы соединены с входами 11 уста новки единицы элементов 3 памяти. . Стробирующий вход дешифратора 6 адреса регенерации подключен к треть ему выходу блока 7 синхронизирующих импульсов, а выходы подключены к вхо дам 10 установки нуля элементов 3 па мяти, выходы которых соединены с информационными входами коммутатора 4. Выход коммутатора 4 подключен к вход блока синхронизирующих импульсов 7, четвертый выход которого соединен с входом счетчика 5 адреса регенерации Устройство работает следующим образом. На вход блока 7 синхронизирующих импульсов поступают сигналы СБРОС, ПУСК и ЗАПРОС РЕГЕНЕРАЦИИ. По сигналу СБРОС блок 7 синхронизирующих импул1зсов устанавливается в исходное состояние, а элементы 3 памяти - в состояние О. Если нет запросов на регенерацию, то производится работа на запись (считывание), и на управляющий вход адресного блока 1 с выхода блока 7 синхронизирующих импульсов не поступает сигнал РЕГЕНЕРА1ШЯ. При этом адресный блок 1 ком лутгируёт сЬдё жимрё Ждре ных шин 8 на выходные адресные шины 9. С приходом сигнала ПУСК блок 7 синхронизирующих импульсов формирует строб, по которому дешифратО1р 2 строк устанавливает один из элементо 3памяти в состояние 1. Таким образом производится запоминание строк к которой производилось обращение. Коммутатор 4 коммутирует в соответствии с кодом гщреса регенерации, поступающим с выходов счетчика адреса регенерации 5, выход одного из элементов 3 памяти на вход блока 7 синхронизирующих импульсов. С приходом сигнала ЗАПРОС РЕГЕНЕРАЦИИ блок 7 анализирует выходной сигнал коммутатора 4. Если с выхода коммутатора 4 поступает сигнал О, то блок 7 формирует сигнал РЕГЕНЕРАЦИЯ, по которому адресный блок 1 коммутирует содержимое счетчика 5 адреса регенерации на выходные адресные шины 9, и производится один цикл регенерации. Одновременно блок 7 синхронизирующих импульсов формирует строб, по которому дешифратор б адреса регенерации обнуляет один из элементов 3 памяти. Причем, если производится регенерация i-и строки, то обнуляется элемент 3 памяти, соответствующий строке i + где N - количество строк блока памяти (после строки N идет строка 1, т.е. имеет место циклический перенос). По. окончании цикла регенерации сигнал РЕГЕНЕРАЦИЯ снимается, а к содержимому счетчика 5 адреса регенерации прибавляется единица. Если сприходом сигнала ЗАПРОС РЕГЕНЕРАЦИИ на выходе коммутатора 4 стоит 1, то формирование сигнала РЕГЕНЕРАЦИЯ блокируется, цикл регенерации не производится , вырабатывается строб , По которому дешифратор б адреса регенерации обнуляет соответствующий элемент 3 памяти, а затем к содержимому счетчика 5 адреса регенерации прибавляется единица. Таким образом, по одному Запросу на регенерацию производится один цикл регенерации, если за последний период времени - ( - допустимое время хранения информации в динами Чес запоминающем устройстве) к данной строке не производилось обращение. Это снижает максимальное время ожидания окончания регенерации по длительности одного цикла регенерации. Сигналы ЗАПРОС РЕГЕНЕРАЦИИ посту2пают с периодом .е. кайадая строка регенерируется с периодом 2т Технико-экономическое преимущество описываемого устройства заключается в том, что в нем максимальное время ожидания окончания регенерации информации сни5кено до длительнбсти одНого цикла регенерации,что повышает быстродействие устройства и, при применении его в вычислительной системе, исключает конфликтные ситуации между процессором и динамическим блоком матричной памяти.