(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ
1
Изобретение относится к технике преобразования информации и измерительной технике.
Известен аналого-цифровой преобразователь, содержащий генератор, аналоговые ключи для подключения измеряемого и эталонного напря;жения, детектор полярности, компаратсГр нуля, генератор тактовых импульсов, счетчик импульсов, блок памяти, блок индикации и триггер для управления в.ходными, аналоговыми ключами .
Недостатком известнспо устройства является ограниченное быстродействие. Минимальное время преобразования определяется длительностью первого такта интегрирования и при фиксированной частоте генератора импульсов пропорционально количеству разрядов используемого счетчика импульсов.
Цель изрбретения - увеличение быстродействия аналого-цифрового преобразователя.
Поставленная цель достигается тем, что в аналого-цифровой преобразователь, содержащий интегратор, ко входу которого через первый аналоговый ключ подключена шина входно-/
го сигнала, а выход соединен через (детектор полярности с управляющим входом второго аналогового ключа и через компаратор нуля с суммирующим входом первого счетчика и с управляющими входами блока памяти и индикатора и выходом генератора тактовых импульсов, при этом выходы разрядов первого счетчика соединены с
10 первыми входами блока памяти, выходы которого соединены со входами индикатора, а выход управляемого источника эталонного напряжения соединен с первым входом второго аналогового
15 ключа и через инвертор со вторым входом этого ключа, выход которого соединен со вторым входом первого аналогового ключа, введены второй счетчик, элемент И и j-K триггер, входы
20 j и К которого соединены с его инверсным выходом, счетный вход - с выходом старшего разряда первого счетчика и первым входом элемента И, а прямой выход - с управляемым входом
is первого анёшогового ключа и вторым входом элемента И, выход которого соединён с суммирующим входом второго счетчика, выходы разрядов которого соединены со вторыми входами блока
30 памяти. 3 . 7 На чертеже представлена структурная схема аналого-цифрового преобразователя. Аналого-цифровой преобразователь содержит первый и второчи аналоговые ключи 1 и 2, интегратор 3, управляемый источник 4 эталонного напряжени инвертор 5, детектор б полярности,; компаратор 7 йуля, первый и второй счетчики 8 и 9, элемент ИЛИ10, J-K триггер 11, генератор 12 тактовых импульсов, блок 13 памяти, индикатор 14, шину входного сигнала 15. Устройство работает следующим образом;В исходном состоянии счетчики8 и 9 импульсов и триггер 11 обнулены, напржкение на выходе интегратора рав но нулю. При этом низкий потенциал с прямого выхода триггера запрещает прохождение импульсов через элемент И 10 на суммирующий вход второго счетчика 9.Измеряемое напряжение поДаётся через аналоговый ключ 1 на интегратор 3, одновременно начинаетс заполнение первого счетчика 8 импуль сами от генератора 12 тактовых импул сов. Задний фронт импульса переполне ния первого счетчика 8 опрокинет три гер 11 в состояние 1, при этом пер вый счетчик перейдет в нулевое состояние. Так как входы.J и К тригга ра 11 подключены к его инверсному вы ходу, который после изменения состояния получил нулевой потенциал, то триггер после опрокидывания не бу дет реагировать на импульсы, поступа щие на его«счетный вход, а останется в состоянии, разрешающем прохождение импульсов со cTapmet-o разряда первог счетчика 8 через элемент И на вторую часть счетчика , С момента опрокидывания триггера 11 начинается второй такт интегриров ния. Изменение состояния триггера Приводит к переключению ключа 1 и по к:лючёнию ко. входу интегратора 3 чере ключ 2 эталонного напряжения. Для пр образования входного напряжения произвольной пблярности выход управляеМогб источника 4 эталонного напряже нйя со входом инвё|ртора 5. В зависимости от знака напряжения на выходе интегратора 3 в конце первого такта интегрирования, ключ 2, управляемый детектором б полярности, подключает КО входу интегратора 3 либо выход источника 4 напряжения, либо выход инвертора 5, так, чтобы полярность напряжения на входе интегратора 3 во втором такте интёгЕ5й Ьёания была противоположной полярности измеряемого напряжения. Окончание второго такта интегрирования определяет ся по прохождению напряжения с; вы зГодМ интегратора через . В этот момент сигнал с компаратора 7 нуля запрещает прохождение импульсов с генератора 12 тактовых импульсов на вход первого счетчика 8. Число, зафиксированное в счетчиkax 8 и 9, пропОрцио.нально измеряемому напряжению, запоминается в блоке 13 памяти и поступает на индикатор 14 для визуального отображения. В аналого-цифровом преобразователе применен диск тно-управляемый источник 4 эталонного напряжения. В зависимости от управляющего сигнала, поступающего на один из m его входов К, .... К можно .получить m значений эталонного напряжения UJT.I i а и, соответственно, значений цифрового кода для каждой измеряемой величины. Применение дискретно-управляемого источника эталонного напряжения позволяет расширить диапазон цифрового представления измеряемых аналоговых величин и построить, например, измерительную систему для измерения коэффициентов усиления ряда электронных трактов, получая выходные цифровые данные непосредственно в десятичных значениях коэффициентов. Формула изобретения Аналого-цифровой преобразователь, содержащий интегратор, ко входу которого через аналоговый ключ подключена шина входного сигнала, а выход соединен через детектор полярности с управлякядйм входом второго аналогового ключа и через компаратор нуля с суммируиедим входом первого счетчика и с управлякмцими входами блока пв1мяти и индикатора и выходом генератора тактовых импульсов, при этом выходы разрядов первого счетчика соединены с первьвии входатли памяти, выходы которого соединены со входами индикатора, а выход управляемого источника эталонного напряжения соединен с первым входом второго аналогового ключа и через инвертор со втЬрым ёходом этого ключа, выход которого соединен со вторым входом первого аналогового ключа, отличающийся тем, что, с целью повышения быстродействия, введены второй -счетчик, элемент И и J-K триггер, входы j и К которого соединены с его инверсньвд выходом, счетный вход с выходом старшего разряда первого, счетчика и первьам входом элемента И, а прямой выход с управляемым входом первого аналогового ключа и вторым входом элемента И, выход которого соединен с суммйрукадим входом второго счетчика, выходы разрядов которого соединейы со вторыми входами блока памяти. Источники информации, принятые во внимание при экспертизе 1. ПатентСША № 3896431, кл. 340-347, 22.07.75.
И П
. 782153
