Демодулятор сигналов с фазоразностной модуляцией Советский патент 1980 года по МПК H04L27/227 

(54) ДЕМОДУЛЯТОР СИГНАЛОВ С ФАЗОРАЗНОСТНОЙ .. . Изобретение относится к радиосвязи, в частности к дз юдуляторвм сигналов с фазорааностной модулшшей (ФРМ), и может быть использовано в каналах связи с неопределенн й частотой и фазой.. Для повышения помехоустойчивости демодуляторов ФРМ в условиях неста-. бильной несущей частоты применяют автоматическую подстройку частоты и фазы применяемого сигнала тфи использовании ФРМ первого порядк, либо |принпип многоканального построения демодуляторов ФРМ второго порядка с автоматическим выбором канала, в котором паразитный фазовый набег имеет наи- ; меньшее дначение. Известен демодулятор сигналов с ФРМ, который содержит блок автовыбора каналов, общий элемент ИЛИ, последовательно соединенные ограничитель и элемент задержки, каждый канал со Стоит из последовательно соединенных элемента ИЛИ, фазового детектора, фкльт

МОДУЛЯЦИЕЙ .ра нижних частот, регенератора блока вычисления разностей фаз и ключа, а. также порогового блока, двух дополнительных ключей и фазовращателей , входы которых подключены к выходу элемента задернски, при этом выход фильтра нижних частот подключен ко входу оорогового блока, выходы которого подключены к у1фавляющим входам дополнительных ключей, выходы которых соединены со входами элемента ИЛИ, ин|юрмационные входы дополнительных ключей всех каналов, кроме первого, соединены с выходами соответствующих фазовращателей, а входы дополнительных ключей первого канала соединены соответственно с ВЫХОДСЖ1 элемента задержки и выходом фазовращателя, выход ограничителя подключен ко вторым входам фазовых детекторов каждого из каналов, выходы фильтров нижних частот каждого из каналов соединены со входами блока автовыбора каналов, выходы которого подключены к управляющим входам соотвегствующих ключей и ко входу общего элемента ИЛИ, выходы ключей всех каналов соединены с остальными входами о щего элемента ИЛИ El Однако практическая реализация демодулятора при большом числе каналов (более трех) нецелесообразна из-за усложнения схемы, гак как пропорционально числу каналов возрастает элементный объем, снижается надежность работы и увеличивается потребляемая мощность. Цель изобретения - повышение помех устойчивости при автокорреляционном приеме. Для этого демодулятор сигналов с ФРМ содержит элементзадержки, выход которого подключен ко входам фазовращателей, выходы которых соединены с первыми входами соответствующих ключ выходы которых подключены ко входам элемента ИЛИ, выход которого соединен с первыми входами перемножителей, выходы которых через интегр:аторы подключены ко входам блоков определения знака, при этом второй вход одного перемножителя соединен со входом элемен та задержки и со входом соответствующего фазовращателя,- выход которого под ключрн ко второму входу другого перемножителй, а выход элемента задержки соединен с первым входом соответствую щего ключа, выход которого подключен к соответствующему входу элемента ИЛ причем выход соответствующего блока определения знака соединен со входом первого блока вычисления разности фаз, последовательно соединенные первый делитель, второй блок вычисления разности фаз, первый накапливающий сумма тор, второй делитель, второй накапливаю щий сумматор и дешифратор, выходы которого подключены ко вторым входам ключей, при этом выходы интеграторов соединены со входами первого делителя а выходы блоков определения знака под ключены к соответствующим входам вто рого блока вычисления разности фаз. На чертеже представлена структурная электрическая схема демодулятора. Демодулятор содержит элемент задержки 1, фазовращатели 2, ключ 3, элемент ИЛИ 4, первый делитель 5, пер вый блок 6 вычисления разности фаз, первый накапливающий сумматор 7, вт рой делитель 8, второй накапливающий сумматор 9, дешифратор 10, перемножи тели 11, интеграторы 12, блоки 13 опр ,деления знака, фазовращатель 14, второй блок 15 вычисления разности фаз. Если на перемножитель, последова- тельно скоторым включен интегратор подать два фазоманипулированных сигнала, один из которых задержан на время, равное .длительности посылки, то напряжение на выходе интегратора пропорционально косинусу разности фаз между сигналами двух соседних посылок со&лФ .Включение двух каналов, синфазного и квадратурного, позволяет вычислить напряжения, пропорциональные со©лф для синфазного канала и sitn йФ для квадратурного канала. По значению Sin дур. .. ссэадч) с учетом знаков в обоих каналах, можно восстановить значение разности фаз . Из-за нестабильности несущей частоты к переданному значению , ., добавляется паразитный набег по фазе, равный Л пар. который приводит к снижению помехоустойчивости. Таким образом,,fjO -J Рпрнем. й%ерЭА пар ЬвсР)ДРпо,р. Усредняя результаты измерения на интервале времени, равном N. посылкам, путем суммирования с последующим делением,можно при помощи накапливающего сумматора и дешифратора управлять фазовращателями, подключенными к выходу элемента задержки, и, таким образом, компенсировать паразитный фазовый набег, повышая помехоустойчивость демодулятора. Работает демодулятор следующим образом . Сигнал, приходящий На-вход демодулятора, поступает на первый вход пере- множителя 11 синфазного канала непосредственно, а на первый вход пере- множителя 11 квадратурного канала через фазовращатель 14, кроме того, он поступает на вход элемента задержки I, где задерживается на время, равное длительности одной элементарной посылки. Сигнал на выходах двух соседних фазовращателей 2 сдвинут относительно друг друга на угол, равный , причем сдвиг по фазе относительно сигнала, снимаемого с. элемента задержки I, производится как в положительную, так и в отрицательную стороны. Максимальны1а сдвиг составляет t 90 . В каждый момент времени ко вторь1М входам перемножителей 11 подключен только один из фазовращателей 2 при помощи соответствующего ключа 3. Управление ключами 3 производится дешифратором 10. При нулевой расстройке несущей частоты сигнал на вторые входы пере- множителей It поступает непосредственно с выхода элемента задержки I, минуя фазовращатели 2. Перемножители II и последовательно включенные с ними интегратор ы 12 вьтисляют напряжения, пропорциональные синусу и косинусу разности фаз между двумя соседними посылк ами. Делитель 5 вычисляет отношег -г;5- Ъ Ч,блок 15 вычисления разности фаз с учетом знаков 51ПДЧ и , вырабатываемых блоками 13 определения знака, определяет разность фаз ЛР между соседними посылками. Если значения разностей фаз вследствие манипуляции попадают во 2ню или 3-ю четверть, то они переводятся путем вы, читания в 1-ю или 4- четверть. Отсчет углов производится со знаками плюс для первой четверти и минус для четвертой четверти. Первый накаплнв ваюший сумматор 7 суммирует значения ния ДР на интервале m посылок. Де литель 8 делит суммарное значение Ё Л. Hi , вычисляя среднее значение ср Второй накапливающий сумматор 9. суммирует АРсР- и управляет работой дешифратора Ю. Дешифратор Ю в зависимости от кода сигнала, поступающего с выхода сумматора 9, вырабатывает по одному из выходов сигнал для отп1рания одного из соответствующих ключей 3. Предположим, в момент включения демодулятора дешифратор 10 под действием сигнала с накапливающего сумматора 9 установлен в такое состояние, что открыт ключ 3, вход которого соединен с выходом элемента задержки I, Это означает, что са момент включения н выходе сумматора 9 произвольно установлена в нулевое состояние, т.е. Если расстройка несущей частоты сигнала отсутствует, то вычисленное через т посылок, равно нулю, и нуль, добавленный в накапливаюпшй сумматор 9, не изменяет состояния дешифра тора Ю. При расстройке несущей частоты, А% не равно нулю, в накапливающий сумматор 9 добавляется число, соответствующее Д Рг,ар.«-А (JT , выход сумматора изменяет свое состояние и дешифратор 10 выдает команду на включение соответ7616 ствующего ключа, который подключает ко входу перемножителей 11. тот фазо- , вращатель 2. фаза выходного сигнпла которого скомпенсировала бы паразитный набег по фазе между посылками, вызванный уходом несушей частоты сигнала от номинальной. Блок б вычисления разности фаз предназначен для устранения обратной работы, которая может возникнуть при . Выход блока 6 является выходом демодулятора. Таким образом, в демодуляторе помехоустойчивость определяется сдвигом фаз между двумя соседними фазовращателями, число которых можно брать достаточно большим, не усложняя схемы демодулятора. Например, увеличение фазовращателей в два раза увеличивеет разрядность сумматоров и дешифратора всего лишь на один разряд. Формула изобретения Демодулятор сигналов с фазоразност- ной модуляцией, содержащий элемент задержки, выход которого подключен ко входам фазовращателей, выходы кот{фь х соединены с первыми входами соответствующих ключей, выходы которых подключены ко входам элемента ИЛИ, выход соединен с первыми входами перемножителей, выходы которых через интеграторы подключены ко входам блоков определения знака, при этом второй вход одного перемножителя соединен со входом элемента задержки и со входом соответствующего фазоврашателя, выход которого подклк)чен ко второму входу другого перемножителя, а выход элемента задержки соединен с первым входом соответствующего ключа; выход которого подключен к соответствующему входу, элемента ИЛИ, причем выход соответствующего блока определения знака со входом первого блока вычис разности фаз, отличающий Тем, что, с целью повышения помехоустойчивости при автокорреляционном приеме, введены последовательно соеди„енные первый делитель, второй блок вычисления разности фаз, первый накапяивающий сумматор второй делитель, второй накапливающий сумматор ,и дешифратор, выходы которого подключены ко вторым входам ключей.

при этом выходы интеграторов соединены со%ходами первого делителя, а выходы блоков определения знака подключены к соответствую1Цим входам второго блока вычисления разности фаз.

Источники информации, принятые во внимание при экспертизе I. Авторское свидетельство СССР № 587635, кл. Н 04U 27/22, 1976 (прототип).