Микропрограммное устройствоупРАВлЕНия C КОРРЕКциЕй дЕ-фЕКТНыХ МиКРОКОМАНд Советский патент 1981 года по МПК G06F9/22 

(54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОРРЕКЦИЕЙ ДЕФЕКТНЫХ МИКРОКОМАНД

1

Изобретение относится к электронной вычислительной технике и может использоваться в электронных вычислительных машинах и в системах цифровой автоматики для цифровой обработки данных.

Известны микропрограммные устройства управления (МУУ), элементами управляющей памяти которых является память, допусканнцая только считывание информации 1.

Недостатком их является невозможность корректировки микрокоманд в памяти без дорогостоящей физической переделки самой управляющей памяти.

Наиболее близким к предлагаемому по технической сущности является микропрограммное устройство управления с коррекцией дефектных микрокоманд, содержащее основную память, допо.пнительную память, преобразователь адреса, состоящий из п накопительных элементов, регистр микрокоманды и узел выработки микроопераций 2.

Недостатком устройства является большой объем оборудования схемы коррекции управляющей памяти, а также снижение быстродействия устройства из-за применения этой коррекдии.

Цель изобретения - упретдение устройства и повышение быстродействия.

Цель достигается тем , что микропрограммное устройство управления, содержащее основную память, дополнительную память, преобразователь адреса, регистр микрокоманды и узел вы-работки микроопераций, причем разряды микрокоманды адресного входа ус0тройства соединены с адресным входом основной памяти, выход которой соединен с первым информационным входом регистра микрокоманды, второй информационный вход которого соединен с

5 выходом дополнительной памяти, адресный вход которой соединен с выходом преобразователя адреса, выход регистра микрокоманды соединен с информационнш входом узла выработки

0 микроопераций, выход которого соединен с информационным выходом устройства, дополнительно содержит узел задания режимов и узел анализа адрёса, причем группа относительных

5 разрядов адресного входа устройства соединена с первой группой адресных входов преобразователя адреса, вторая группа адресных входов которого соединена с группой разрядов номера

0 модуля адресного входа устройства. разряды номера разрнла которого соединены с первым входом узла анализа адрюса, второй и третий входы которого соединены соответственно с разрядами номера сегмента и разрядами адреса ячейки адресного входа ус тройства, выход узла анализа адреса соединен с управлЯЕощим входом регистра микрокоманд и с входом узла задания режимов, выход которого соединей с управляющим вхрдом узла выработки микроопераций. Кроме того, узе анализа-адреса содержит m накопитель ных элементов, дешифратор и коммутатор, причем управляющий входкоммутатора соединен-с первым входом .узла анализа адреса, второй вход которого соединен с входом даиифратора, группа выходов которого соединена с упра ляющим входом,соответствующего накопительного элемента, адресные входы которых соединены с третьим входом узла анализа адреса, выходы накопительных элементов соединены с соответствующим входом коммутатора, выход которого соединен с выходом узла анализа адреса. На фиг, 1 изображена структурная -схема устройства; на фиг, 2 пример конкретной реализации отдельных узлов,. Устройство микропрограммного управления содержит основную память 1, К-разрядный адресный вход 2; устройства, регистр 3 микрокоманд, узел 4 выработки микроопераций, информационный выход 5 устройства, преобразователь б адреса, состоящий из п накопительных элементов 7. Совокупност К разрядов адресного входа 2 устройства скомпанованы в разрядные группы двояким образом, в(h+1)-кратное разбиение разрядов адресного входа 2 устройства включена Общая группа раз рядов номера модуля 8 и п отдельных разрядных групп - групп относительных разрядов 9. Кроме того, устройст содержит дополнительную память 10, . узел 11 анализа адреса, состоящий из m накопительных элементов 12, дешиф ратора 13 и коммутатора 14, при этом использовано трехкратно разбиение .разрядов адресного входа 2 устройства, включающее младшую разрядную гру пу - разряды 15 адреса ячейки, проме жуточную разрядную группу - разряды 16 номера сегмента и старшую разряд ную группу - разряды 17 номера разряда, узел 18 задания режимов. Основная память 1 служит для хра нения рабочих микрокома ад. Дополнительная память 10, которая по объему значительно меньше основной памяти служит для оперативной записи и хра нения скорректированных микрокоманд которые в основной памяти 1 оказали дефектными, например, из-за ошибок микропрограммирования. Преобразователь б адреса служит ля преобразования адресов дефектных икрокоманд в адреса меньшей разря.дости дополнительной памяти 10, На ых-оде преобразоват.еля б адреса повляются преобразовакные адреса как ефектных, так и корректных микрокоанд, при это-м преобразователь 6 адреса запрограммировай так,- что pasHHivi адресам дефектных микрокоманд на его входе соответствуют разные адреса на его выходе, адреса корректных микрокоманд преобразуются в случайные адреса , которые совпадают как друг с другом, гак и с преобразованными адресами дефектных микрокотланд Например, при , п-2 и при использовании накопительш-- 1х элементов 7 с организацией 256 слов х 4 бита преобразователь б адреса с выходом на 8 разрядов реализуется следующим образом (фиг. 2) , Обш.ая группа раз- . ряло. 8 номера г одуля адресного входа 2 устройства со.яерзкнт 4 старших разряда адреса и подключена к первой группе адресных входсэв (к четырем старшим адресным входам) обоих накопительных элементов 7. Две отдельные разрядные группы относительных разрядов 9 содержат также по 4 разряда, причем первая группа - 4 младших, а вторая - 4 промежуточных разряда адреса устройства. Каждая отдельная разрядная группа ртноситель- , ных разрядов 9 подключена к второй группе адресных входов (к младшим а.дресным вхо.дам) соответствукниих накопительных элементов 7, Такая организация преобразователя адреса позволяет адресовать в дополнительной пэлмяти от 10 до 256 дефектных микрокоманд; причем реализуется однозначное распределение адресов этих микрокоманд в накопительных элеменТ Л 7 Узел 11 анализа адреса (фиг. 1) служит для анализа адресов, поступающих на адресный вход устройства 2, на необходимость коррекций. Каждому адресу основной памяти 1 в,накопительных элементах 12 соответствует одноразрядаая ячейка памяти, в которой записано О или в зависимости от того, является микрокоманда по этому адресу корректной или дефектной соответственно. Узел 18 задания режимов згшает режим рабочего или холостого такта для узла 4 выработки микроопераций в зависимости от сигнала Оили на внкоде узла 11 анализа.адреса. Устройство работает следующим .образомв каждом рабочем такте из основной памяти 1 по адресу, поступающему на адресный вход 2 устройства в регистр 3 микрокоманды считьшается рабочая микрокоманда. Узел 4 выработки микроопераций на основе этой микрокоманды формирует управляющие коды микроопераций, которые поступают на информа ционный выход 5 устройства. В каждом такте адрес, поступивши на адресный вход 2 устройства, анализируется узлом 11 анализа адреса на наличие адреса дефектной микроко манды. При обнаружении этого адреса на выходе .узла 11 анализа адреса по является сигнал, по которому запрещается прием рабочей микрокоманды в регистр 3 микрокоманды из основной памяти 1 и разрешается прием из дополнительной памяти 10. Узел 18 зад ния режимов по. этому сигналу задает режим холостого такта, запрещая выработку микроопераций узлом 4 выработки микроопераций. В каждом такте адрес, поступивши .на адресный вход 2 устройства, преобразуется преобразователем 6 адрес в адрес дополнительной памяти 10. П каждому преобразованному адресу дефектной микрокоманды в дополнительной памяти 10 хранится скорректированная шкрокоманда. В холостом такте скорректированная микрокоманда считывается из дополнительной памяти 10 и заносится в регистр 3 микрокоманды В следующем такте узлом 18 задания режимов задается обычный режим рабочего так та. . Изоб етение обеспечивает повьшение быстродействия устройства и тлен шение объема оборудования. Быстродействие устройства повышается за счет того, что длительность рабочего такта устройства определяет ся только быстродействием основной памяти и другими причинами, не связанными со схемами коррекций дефектных микрокоманд. Только при необходимости коррек ции дефектной микрокоманды вводится холостой Такт на время, требуемое для считывания скорректированной мик рокоманды из дополнительной памяти 1 Формула изобретения 1. Микропрограммное устройство управления с коррекцией дефектных микрокоманд, содержащее основную память , дополнительную память, преобразователи) адреса, регистр микрокоманды и узел выработки .микроопераций причем разряды микрокоманды адресног входа устройства соединены с адресным входом основной памяти, выход которой соединен с первым информационHMNt входом регистра микрокоманды, второй информационный вход которого соединен с выходом дополнительной памяти, адресный вход которой соединен с выходом преобразователя адреса, выход регистра микрокоманды соединен г информационным входом узла выработки микроопераций, выход которого соединен с информационным выходом устрюйства, отличающееся тем, что, с целью упрсяцения устройства и повыиения быстродействия, оно дополнительно содержит узел задания режимов и узел анализа адреса, причем группа относительных- разрядов адресного входа устройства соединена с первой группой.адресных входов преобразователя адреса, вторая группа адресных входов которого соединена с группой -разрядов номера, модуля адресного входа устройства, разряды номера-разряда которого соединены с первым входом узла анализа адреса, второй и третий входы которого соединены соответственно с разрядами номера сегмента и разрядами адреса ячейки адресного входа устройства, выход узла анализа адреса соединен с управляющим входом регистра микрокоманд НС входом узла задания режимов, выход которого соединен с управляющим входом узла выработки микроопераций. 2. Ус тройс тво по п. 1, отличаю щеес я тем, что узел анализа адреса содержит m накопительных элементов, дешифратор и коммутатор, причем управляющий вход коммутатора соединен с первьм входом узла анализа адреса, второй вход которого соединен с входом дешифратора, группа выходов которого соединена с управляющим входом соответствующего накопительного элемента, адресные входы котойлх соединены с третьим входом узла .анализа адреса, выходы накопительных элементов соединены с соотетствующим входом коммутатора, выод которого соединен с выходом уза анализа адреса. Источники информации, ринятые во внимание при экспертизе 1.Хассон С. Микропрограммное усройство управления вып. 1. М., 197.4. 2.Патент Франции 2328263, л; Gll С 29/00, оаублик. 1977(про- .. отип).

г

03IL

к 15

17

.